Ⅰ. 서 론
초고속 신호전송이 필요한 5세대 이동통신 시대의 도래에 따라 마이크로파 및 밀리미터파 대역에서 집적화된 시스템을 구현하기 위해 소형화된 초광대역 대역통과 여파기에 관한 연구가 활발히 진행 중이다[1]. 초광대역 무선통신 시스템용 여파기는 송신 또는 수신에 필요한 주파수 대역만을 선택적으로 통과할 수 있도록 높은 선택도를 가져야 하며, 통과 대역에서 낮은 삽입손실과 군지연 특성을 가져야 한다. UWB 무선통신 시스템에서 사용되는 여파기는 광대역 특성구현을 위해 주로 다중모드 공진기(multi-mode resonator, MMR)와 단일 구조로 복수의 공진기 역할을 하는 계단형 임피던스 공진기(stepped impedance resonator, SIR)가 많이 사용된다[1]~[7].
또한 기존의 초광대역 여파기들은 결합선로(coupled-line) 또는 인터디지털 결합선로(interdigital coupled-line)를 이용한 구조가 많았는데, 이는 선로 사이의 용량성 결합(capacitive coupling)을 통한 커패시턴스 값을 높이면 여파기가 광대역 특성을 가질 수 있기 때문이다[2]~[5],[8]. 그러나 단일기판 구조로 구현한 여파기의 형태는 회로의 크기가 상대적으로 커지는 단점이 있어 소형화된 여파기를 구현하기 어렵다. 선로 배치에 있어 공간의 제약이 크고 선로 간의 간격이 가까워짐에 따라 불필요한 결합현상(coupling)으로 인해 여파기의 성능이 열화되는 단점이 있다.
본 논문에서는 두께가 다른 두 개의 기판을 이용하여 전송선과 접지면을 분리하여 구현함으로써 회로 크기를 소형화한 여파기를 제안하였다. 제안된 여파기의 SIR은 마이크로스트립 선로로 설계된 제1형 SIR과 평행스트립 선로에서 마이크로스트립 선로형태로 전이되는 제2형 SIR의 두 종류로 분류하였다. 설계된 여파기는 SIR과 인터디지털 결합선로를 통해 정지대역에 전송영점을 구현하여 높은 감쇄 특성을 가지며, 통과 대역 이후 약 7 GHz의 상단 정지대역을 갖는다.
Ⅱ. 다층기판 여파기 설계
제안된 다층기판 여파기를 3차원 구조로 투시한 형상을 그림 1에서 보여주고 있다. 여파기는 제1, 2형 SIR과 MMR이 연결된 인터디지털 결합선로로 구성되어 있으며, 소형화를 위해 구조물을 다층기판에 분포시켰다. 설계에 사용된 기판은 Rogers사의 RO4003으로 유전율 ϵr= 3.38, 손실 탄젠트 σ=0.0027, 동판 두께는 17 μm이다. 다층기판 여파기는 기판 두께가 다른 2개의 다른 기판, 즉 0.3048 mm의 상층기판과 0.508 mm의 하층기판을 접합하여 구현하였다.
제안된 다층기판 여파기의 층별 구조를 그림 2에서 보여주고 있다. 그림 2(a)에서는 상층기판의 윗면 구조를 보여주는데, 입·출력 포트와 SIR을 구성하는 Hi-Z 스터브 그리고 인터디지털 결합선로로 구성된다. 그림 2(b)에서 상층기판의 아랫면은 비아 및 패드를 제외한 모든 동박은 제거된 것을 보여준다. 그림 2(c)에서 하층 기판의 윗면은 제1형 SIR의 Low-Z 개방형 스터브와 제2형 스터브의 접지면으로 구성되며, 다층기판으로 서로 분리된 구조를 갖는 스터브는 지름 0.1 mm의 비아를 통해 연결됨을 보여준다. 그림 2(d)에서 하층기판의 아랫면은 제2형 SIR의 Low-Z 개방형 스터브와 마이크로스트립을 이루는 접지면으로 이루어져 있음을 보여준다. 설계된 여파기의 크기는 15.6×10.1 mm2 이며, 두 개의 기판을 적층한 기판 높이는 0.81 mm이다.
설계된 여파기의 등가회로는 그림 3과 같고, 그림 4에서 각 구조별 등가회로를 나타내었다. 전체 여파기는 포트 1과 포트 2 사이 중앙을 기준으로 대칭적인 구조이므로, 구조를 반으로 나누어서 인터디지털 결합선로의 특성임피던스는 기수모드(Zoo)와 우수모드(Zoe)로서 해석이 가능하다[3]. 중심주파수(f0=6.85 GHz) 에서 전기적 길이 는 90°, 특성임피던스 Z0는 50 Ω이다. 그림 4(a)에서는 다중 공진을 갖는 대칭형 공진기의 등가 회로를 보여준다. 여기서, Z3는 결합선로에서 단일선로의 임피던스를 의미한다. 제안된 여파기는 그림 4(b)의 제1형과 그림 4(c)의 제2형으로 분리된 총 3개의 SIR가 사용되었으며, 전송선로에 대한 임피던스로 제1형(Z1, Z2), 제2형(Z4, Z5)을 갖는 스터브로 이루어진다. 그림 4(b)에서는 포트 양옆으로 서로 대칭인 제1형 SIR의 등가회로를 보여주고, 스터브 끝단은 개방이므로 부하 임피던스(ZL)는 식 (1)과 같다.
식 (1)로부터 제1형 SIR를 바라보는 입력 임피던스(Zin)는 식 (2)와 같다.
여기서 식 (2)의 Zin =0일 때 공진 조건을 만족하므로, 식 (3)과 같이 두 곳의 전송영점(θ1, θ2) 위치를 얻을 수 있다.
식 (2)과 유사하게 그림 4(c)의 제2형 SIR의 입력 임피던스(Zin′)와 입력 어드미턴스(Yin′)는 각각 식 (4), 식 (5)과 같다.
전송선로 해석법을 통한 개방형 스터브(Mopen)와 결합선로의 ABCD행렬(Mc)은 각각 식 (6), 식 (7)과 같다.
이때, 공진회로의 ABCD행렬은 Mc ×Mopen×Mc 로 주어진다. 대칭형 구조의 ABCD행렬은 AD−BC=1를 만족하고, 계산상의 편의를 위해 식 (7)의 결합선로 파라미터 Ac, Bc, Cc, Dc를 식 (8)에서 나타낸 것과 같이 α, β, γ, α로 치환하여 계산하면 전체 공진회로는 식 (9)와 같이 나타낼 수 있다.
계산된 ABCD행렬을 2포트 회로망 파라미터 변환을 이용하여 Y-파라미터, S-파라미터를 나타내면 각각 식 (10), 식 (11)로 표현된다.
전송영점 구현을 위한 공진조건은 식 (11)의 S21=0일 때, 식 (10)Y21 값이 0, Btotal 값이 무한대가 된다. Btotal 값이 무한대가 되기 위해서는 Yin′ 또는 β가 무한대가 되어야 한다. 따라서 식 (4)에서 Zin′ 이 0이 될 때 식 (12)로, β값이 무한대가 될 때는 식 (13)과 같이 전송영점이 구현된다.
따라서 구조별로 한 쌍의 총 6개의 전송영점 위치가 구현되며, 계산된 전송영점을 표 1에서 나타내었고, Ansoft Designer를 이용하여 전송영점의 계산된 값과 시뮬레이션 결과가 일치함을 그림 5에서 확인하였다.
| Type 1 SIR | θ1: f2=1.94 GHz | |
| θ2: f5=11.76 GHz | ||
| Type 2 SIR | θ3: f3=2.95 GHz | |
| θ4: f4=10.75 GHz | ||
| Coupled-line | 0 | θ5: f1=0 GHz |
| π | θ6: f6=13.7 GHz |
그림 6에서는 동일 주파수 대역에서 공진하는 2단으로 구성된 λ/2 개방형 공진기 구조의 SIR을 단일기판과 다층기판으로 구현한 구조를 보여준다.
두 종류의 SIR에서 Hi-Z 스터브의 폭(w1)과 길이(l1)는 각각 0.27 mm, 8.1 mm이고, Low-Z 스터브 길이(l2)는 3.57 mm이다. 그러나 그림 6(a)에서 단일기판으로 구현한 개방형 스터브의 경우 선폭이 w2=2.15 mm가 되나, 그림 6(b)와 같이 다층기판 구조로 개방형 스터브를 비아를 통해 하부기판에 위치시키면 선폭이 w3=1.19 mm로 되어 스터브의 소형화가 가능하다. 이는 그림 7과 같이 개방형 스터브의 단면을 보았을 때 단일기판 개방형 스터브는 그림 7(a)와 같이 일반적인 마이크로스트립 선로 형태지만 다층기판 개방형 스터브는 그림 7(b)와 같이 선로 위로 유전체가 존재하는 구조로 서로 동일한 임피던스를 가질 때, 유효유전율(ϵeff)이 단일기판 스터브에 비해 더 크고 선로와 접지면 사이의 거리가 더 가까우므로 단일기판보다 약 45 % 감소된 폭을 가진 스터브 구현이 가능하다. 따라서 다층기판 구조로 SIR를 구현하면 개방형 스터브 면적을 줄일 수 있을 뿐만 아니라, 스터브 구현 방향을 원하는 방향으로 자유롭게 변경할 수 있으므로 스터브 간의 결합효과 제거와 여파기의 크기를 소형화할 수 있는 장점이 있다.
그림 8은 마이크로스트립 선로로 설계된 제1형 SIR의 모습을 보여준다. 상층기판 윗면의 Hi-Z 스터브는 선로 임피던스 150 Ω, 폭(wh) 0.27 mm의 얇은 선폭을 가지며, 90° 각도로 4번 밴딩하여 선로 길이(lb)를 7 mm에서 4 mm로 줄였다. 또한 밴딩된 부분의 불연속성을 없애기 위해 접합점에서 모서리 부분을 절단하여 과다 정전용량을 줄였다. 선로의 끝단에는 비아 제작을 위한 패드가 위치하고, 지름 0.1 mm의 비아로 하층기판 윗면의 개방형 스터브와 연결되며, λ/4길이로 설계된 스터브 길이(lo)는 4.47 mm, 폭(wo)은 2.1 mm이다.
일반적으로 SIR을 이용한 대역통과 여파기의 중앙에는 높은 커패시턴스를 가지는 스터브를 요구한다. 따라서 제2형 SIR는 제1형 SIR보다 비교적 큰 크기를 갖는다. 일반적인 단일기판 구조의 SIR는 스터브의 길이로 인해 크기의 소형화가 어렵다. 하지만 설계된 제2형 SIR는 그림 9(a)와 같이 개방형 스터브가 하층기판 윗면에 존재하는 제1형 SIR과는 다르게 하층기판 아랫면에 180° 역전된 모습을 가지도록 하였다. 임피던스 22 Ω, 선폭(wo2) 3.96 mm, 길이(lo2) 5.1 mm의 제2형 개방형 스터브는 같은 면의 마이크로스트립 선로의 접지면과는 1.2 mm의 거리(g)를 두고 둘러싸여 있으며, 접합점에서 지름 0.2 mm 비아로 상층기판 윗면에 길이(ls) 6.85 mm를 갖는 Hi-Z 스터브와 연결된다. 하층기판 윗면에 있는 제2형 SIR 접지면은 동일면의 비아 패드와의 결합현상 효과를 제거하기 위해 지름(r) 2.2 mm의 원형으로 접지면의 동박을 제거하여 구조를 최적화하였다.
제2형 SIR에서 선로 진행방향에 따른 전기장 분포를 그림 9(b)에서 보여주고 있다. AA′에서는 선로 형태가 평행스트립 선로(parrallel stripline, PSL)로 전기력선이 선로와 접지면에 집중되고, 양 측면으로 전기력선이 접지면을 돌아 들어가는 프린징(fringing) 전기장도 분포한다. BB′ 에서는 상·하로 분포된 Hi-Z, Low-Z 스터브는 가운데 접지면을 공유하되, 전기력선은 각각 독립적으로 분포한다. CC′ 에서는 접지면이 넓어지며 마이크로스트립 선로 형태가 되고 DD′ 에서는 접합점에서 비아를 통해 스터브가 연결된다. AA′-DD′ 에서 상층기판 윗면의 신호선의 폭은 시작(ws)과 끝(wm)에서 1.68 mm에서 1.36 mm로 선형적으로 줄어들고, 반대로 접지면의 폭은 테이퍼링을 통해 급격히 넓어지면서 마이크로스트립 선로 형태가 되고, 이때 스터브는 32 Ω의 동일한 임피던스를 유지하도록 하였다[9]. 따라서 진행 방향에 따른 전기장 분포를 통해 평행스트립 선로에서 마이크로스트립 선로로 전이됨을 확인하였고, 이 과정을 통해 임피던스와 전계가 자연스럽게 정합하도록 전이 구조를 최적화하였다.
인터디지털 결합선로는 그림 10과 같이 여러 가닥의 선로를 일정한 간격을 두고 배치하여 결합선로의 양 끝의 프린징 전기장을 이용하여 결합도 및 대역폭 개선이 가능하여 대역통과 여파기에 자주 사용되는 구조이다. 설계에 사용된 인터디지털 결합선로의 길이는 5.67 mm이며, 0.18 mm의 좁은 선폭(wi)을 갖는 선로가 0.15 mm의 간격(gi)으로 0.54 mm의 넓은 선폭(wt)을 감싸는 구조이다. 일반적인 2단 결합선로보다 인터디지털 결합선로를 사용하면 선로 사이의 커패시턴스 값을 크게 하여 더 넓은 대역폭을 갖도록 설계할 수 있다. 따라서 그림 11에서 인터디지털 결합선로는 2단 결합선로로 구성하였을 때 보다 3 dB 대역폭 기준 약 7~10 % 대역폭을 확장할 수 있음을 보여준다.
Ⅲ. 제작 및 측정
제작된 다층기판 대역통과 여파기의 윗면과 아랫면의 모습을 각각 그림 12(a), 그림 12(b)에서 보여주고 있다. 두 기판의 접합 시 기판 사이의 동박 높이에 따른 틈(gap)을 상쇄시키고자 상층기판 아랫면의 테두리 부분에 6개의 패드를 두었고, 그 위로 기판을 관통하는 지름 1 mm 나사를 통해 스터브들을 정렬하였다. 다층으로 분배된 스터브와 접지면 연결을 위한 비아는 Silver paste를 사용하였다. 여파기 설계를 위한 3D EM 시뮬레이션은 CST Microwave Studio를 사용하였고, 제작된 여파기는 universal test fixture(3680K)에 장착하여 네트워크 분석기로 측정하였다. 시뮬레이션 결과와 측정된 산란계수를 그림 13에서 보여주고 있다. 측정 결과, 3 dB 기준 통과 대역은 3.8~12.8 GHz이며, 평균 삽입손실은 1.2 dB이다. 차단 대역에는 총 6개의 전송영점이 구현되었음을 확인할 수 있다. 제작 오차 및 측정 오차로 인해 시뮬레이션보다 반사손실은 감소하였으나, 통과 대역에서 10 dB 이상을 유지함을 확인하였다. 그림 14에서 측정된 통과대역에서의 평균 군지연은 0.25 ns 이하로서 기존 다른 UWB 대역통과 여파기들과 유사하거나 더 우수한 특성을 가진다. 표 2에서 기존의 연구들과 제안된 여파기의 성능을 비교하였는데, 제안된 여파기는 우수한 반사손실과 낮은 군지연 특성, 동일 유전율 대비 소형화된 크기를 가짐을 확인할 수 있다.
Ⅳ. 결 론
본 논문에서는 새로운 구조의 초광대역 다층기판 대역통과 여파기를 개발하였다. 다층기판 구조를 사용하여 계단형 임피던스 공진기의 개방형 스터브의 크기를 소형화할 수 있고, 180° 역전된 스터브를 구현하여 여파기의 전체 크기를 소형화할 수 있었다. 하한 및 상한 주파수의 저지대역에 전송영점을 구현하여 높은 선택도를 가지는 여파기를 구현하였다. 또한 동일 유전율을 가지는 기판으로 단일평면 구조의 여파기에 비해 전체 여파기 크기를 약 37% 소형화하였다. 우수한 성능을 가지고 소형화된 제안된 여파기는 UWB 무선통신 시스템에서 활용도가 높을 것이며, 5G 및 IoT 시스템에서도 유용하게 사용될 것이라 기대한다.
