PDF Download
PubReader
Export Citation
Email the Author
Share Facebook
Share Twitter
Cited by 0 Article
Metrics (View:126)
I. 서 론
최근 드론, 자동차, SAR, IoT 등에서 주파수 변조 방식인(FMCW, frequency modulated continuous wave) 레이다 송수신 기술의 CMOS 기반 단일칩 레이다 송수신 IC 연구개발이 활발하게 이루어져 왔다[1],[2]. 특히 최근 드론이나 소형 비행체에 적용될 탐지 레이다와 고도계의 경우 경량화 및 소형화가 필요하고 전력 소모도 낮아야 하는 요구사항들이 있다. 이를 해결하고자 본 연구에서는 단일칩화 및 STC 기능을 추가하여 성능을 향상시킨 K 대역 FMCW 레이다 IC를 제안한다. 기존 시스템들은 주로 송수신 회로를 분리하거나 외부 chirp 생성기에 의존하여 시스템 크기와 비용이 증가하는 문제가 있었다. 이에 반해, 본 연구에서는 송신기, 수신기, PLL, ADC까지 모두 통합한 단일 칩 FMCW 레이다 IC를 구현하였다. 또한, 신호 대 잡음비(SNR, signal noise ratio) 및 원거리 탐지 성능을 향상 시키기 위해 기저대역에 STC 회로를 추가하여 거리에 따른 신호 세기가 일정하게 유지되도록 설계하였다.
Ⅱ. FMCW 레이다 송수신 IC 설계
그림 1은 K-band FMCW radar 송수신 IC의 블록 다이어그램을 보여주고 있다. FMCW 송수신 IC의 회로에는 RF 송신기, RF 수신기, 분수 위상 동기 루프(F-PLL, fractional-phase locked loop), 수신기 IF, 그리고 아날로그-디지털 변환기(ADC, analog to digital converter)가 집적되었다. RF 송신기는 구동 증폭기(DA, drive amplifier)와 전력 증폭기(PA, power amplifier)로 구성되어 있다. 레이다의 입체적인 탐지도 가능하도록 단일 송신에 수신 채널은 2개를 설계하여 집적하였다. 주파수 변조기의 경우는 F-PLL 기반으로 설계되었고 생성된 변조 주파수 국부 발진기(LO, local oscillation)는 quadrature인 IQ LO 신호로 변환되어 수신기에 공급된다. 또한 수신기의 경우 RF 증폭기와 하향 변환기를 통해 IF 신호로 변환되며, IF부에는 거리에 따른 수신 신호 크기 보상을 위한 감도 시간 제어(STC) 회로가 집적되어 있다. 그리고 최종적으로 12 bit의 ADC가 I, Q 각각에 내장되어 디지털 신호로 변환하여 출력한다.
수신기는 RF부와 IF부로 구성되며 RF부의 경우 저 잡음 증폭기(LNA, low noise amplifier) 앞 단의 광대역 매칭을 위해 single to differential on−chip 트랜스포머(transformer)를 이용하여 설계하였으며, 증폭기 core는 저 잡음, 고 이득을 위해 소스 인덕터 degeneration 방식의 cascode 구조를 사용하였다. 가변 이득 증폭기(VGA, variable gain amplifier)도 동일하게 cascode 구조에서 중간 노드에서 병렬로 스위치를 달아 이득 가변을 하는 구조로 설계하였다. 근거리에 해당하는 낮은 beat 주파수 탐지를 위해 플리커 노이즈(1/f noise) 최소화하고자 I/Q double balanced passive mixer 구조로 설계하였다. 또한 IF 수신기의 경우 사실상 기저대역부라고 할 수 있으며, 그림 2(a)와 같이 I와 Q의 동일한 경로로 회로 구성이 되어 있다. 4차 저대역 필터(LPF, low pass filter)와 3 단의 이득 가변이 가능한 가변 이득 제어 증폭기(PGA, programmable gain amplifier)로 구성이 되어 있는데 PGA와 LPF에 (DCOC, DC offset cancellation) loop 회로가 있어 그림 2(b)와 같이 DC 성분의 제거도 가능하면서 high pass와 같은 특성을 얻는다. 레이다에서는 거리에 따라 1/R4으로 수신 신호 크기가 감소하며, 원거리는 신호가 너무 작아 이득을 크게 해야 하고, 가까운 거리는 너무 크게 들어와 수신기 포화가 우려되므로 신호 크기를 줄여야 할 필요가 있는데, 40 dB의 기울기를 갖는 high pass와 같은 특성을 이용해 보상되는 STC 기능을 수신기 회로에 집적하였다. 수신기의 최종단은 12-bit의 pipeline 구조의 ADC를 적용하여 수신단의 dynamic range와 고해상도를 위한 충분한 SNR이 확보될 수 있도록 하였다.
RF 송신기 회로는 DA와 PA로 구성되어 있는데 DA는 입출력에 차동의 on-chip transformer를 사용하여 설계되었고 PA는 differential to single의 on-chip transformer를 이용하여 50 옴 정합을 추가 인덕터 없이 쉽게 하고 DC 블록과 외부 balun을 제거하였다. 각 증폭기의 회로는 gain−boost를 위한 cross coupled 구조의 공통 소스 증폭기 구조를 선택하여 이득과 선형성에 최적화하였고 출력은 P1 dB 기준으로 9.4 dBm으로 설계하였다. FMCW 레이다를 위한 변조 주파수 생성 회로는 기존의 직접 디지털 합성기(DDS, direct digital synthesizer)와 PLL 및 multiplier 등이 필요한 복잡한 구조 대신 단일의 저전력 F-PLL 기반 주파수 변조 신호 발생기를 설계하였다. 그림 3은 제안된 F−PLL 기반 변조 주파수 생성 회로의 블록 다이어그램이다. 일반적인 PLL부와 전압 제어 발진기(VCO, voltage controlled oscillator)로 구성된다. 생성된 변조 LO 신호는 RF splitter를 이용하여 2채널 수신 단과 송신 단으로 출력된다.
Ⅲ. 측정 결과
그림 4는 설계, 제작된 K-band FMCW radar 송수신 IC와 시험 보드의 사진이다. 65 nm RF CMOS 공정으로 제작되었고 IC의 크기는 4 × 4.9 mm이다. 제작된 송수신 IC 수신기의 전체 이득이 그림 5(a)와 같이 최대 83 dB에서 최소 18 dB로 12 dB의 step을 보여 주고 있으며, 최소 이득 step은 1 dB로 설계하여 65 dB의 이득제어로 장거리와 근거리 탐지가 모두 가능하다. 수신기의 잡음지수는 그림 5(b)와 같이 23 GHz에서 9.56 dB로 측정이 되었다. 그리고 낮은 대역에서는 STC 기능이 있어 high pass filter와 같은 특성을 보이고 있으며 대역폭의 가변이 가능하도록 설계되어 있다. IF 단에서 1 m는 17.36 kHz에 해당하며, 1 MHz는 57.6 m에 해당한다. 제안한 Radar IC의 IF단 Cut−off 주파수는 1 MHz이며, 수백 m 수준의 거리 확장은 IF단 대역폭을 제어하여 확장이 가능하다. 그림 6(a)는 FMCW radar 송수신 IC를 이용하여 제작된 시험 보드의 송신기 출력을 측정한 결과이며, chirp 시간을 96 us로 하여 23.04~23.29 GHz의 250 MHz 변조 대역폭에 대하여 측정을 수행하였다. 측정 결과 23.04 GHz에서 최대 11.64 dBm의 출력을 확인하였다. 그림 6(b)는 시간에 따른 주파수와 주파수 에러를 나타내고 있으며 레이다 수신신호를 반복적으로 수신하여 평균 또는 적분을 통하여 에러를 낮출 수 있다. RCS가 상당히 큰 크기 1 m2의 강철판을 반사판으로 활용하여 측정하였고 9.3 dBi의 안테나 이득을 갖는 1×4 배열 안테나를 사용하였다. 최대 탐지 거리는 26.4 m으로 측정하였으며, 최소 탐지 거리는 0.6 m이다. 거리 오차는 0.3 m이다. 그림 7(a)는 실험 환경을 보여주고 있고, 그림 7(b)는 Matlab으로 적분, FFT, CFAR(constant false alarm ratio) 등 일련의 신호처리까지 수행하여 tracking의 결과를 보여준다. 송수신 IC 전력 소모는 1.2 V 전원에서 145 mA로 매우 작은 전력으로 탐지 센서 및 고도계의 구현이 가능함으로 보여준다. 표 1은 K-band 트랜시버 IC의 성능 비교표이다[1]~[5].
| Ref. | Frequency (GHz) | Technology | Function | RX Gain (dB) | TX Output Power(dBm) | Power Consumption(mW) | Area (mm2) |
|---|---|---|---|---|---|---|---|
| [1] | 24 | 0.13 um CMOS | 1TX-2RX PLL, 1Chip | 19 | 9 | 142 | 1.2×1.4 |
| [2] | 24 | 0.13 um CMOS | 1TX-1RX 2Chip | 35.7 | 13.3 | 495 | TX:1.9×1.4 RX:1.8×0.9 |
| [3] | 15 | 55 nm CMOS | 1TX-1RX STC, 1Chip | 104 | 9.12 | 138 | 5.84 |
| [4] | 24 | 55 nm CMOS | 1TX-2RX PLL, 1Chip | 64 | 11 | 860 | 7.84 |
| [5] | 24 | 65 nm CMOS | 1TX-2RX PLL, STC, 1Chip | 100 | 13.3 | 220 | 4.84 |
| This Work | 23 | 65 nm CMOS | 1TX-2RX PLL, STC, ADC, 1Chip | 83 | 11.64 | 174 | 19.6 |
Ⅳ. 결 론
본 논문에서는 CMOS 65 nm 공정 기반 드론에 필요한 초소형 K-Band FMCW Radar 송수신 IC를 제안하였다. 주파수 변조 범위는 23.04~23.29 GHz이며, STC 회로를 집적하여 탐지 거리 별 손실 차이를 보상하여 감도를 자동으로 유지하였다. 최대 송신 출력 전력은 11.64 dBm이며, 강철판을 이용한 시험을 통해 FMCW Radar IC의 탐지 거리는 최대 26.4 m, 최소 0.6 m이다. 전력 소모는 145 mA @ 1.2V으로 저 전력 동작이 가능하며, RF, IF 주파수 변조기, STC, ADC까지 모두 집적된 Radar IC로 저 전력 및 소형화가 가능하여 드론 활용으로 적합할 것 보인다.
