Ku 대역 위성통신용 5 W GaN MMIC 전력증폭기

I. 서 론

최근 위성 통신 시장이 성장함에 따라 할당된 주파수 대역 Ku(12.5~18 GHz) 및 Ka(26.5~40GHz)를 사용하는 고성능 RF 프론트 엔드(RF-FEM)의 수요가 증가하고 있다. 이에 따라 저잡음 증폭기 및 전력증폭기와 같은 주요 구성 회로들에 큰 관심이 집중되어 있다. 이 중 전력증폭기는 송신기 소모 전력의 대부분을 차지하고 있기 때문에 고출력 고효율 및 더 작고 경량화된 전력증폭기의 설계가 필요해지고 있다.

더 높은 성능의 전력증폭기를 설계하기 위해 이에 대응하는 반도체 공정도 발전하고 있다. GaN(gallium nitride) HEMT(high electron mobility transistor) 공정의 소자는 전력 밀도와 전력 변환 효율이 높으며, 고주파, 고출력, 고효율 및 소형의 전력증폭기 설계 요소로 적합하여 Ku 대역 전력증폭기 MMIC(monolithic microwave integrated circuits) 생산의 주류로 자리 잡고 있다^[1],[2].

본 논문에서는 Winsemiconductor사의 GaN 150-nm 공정을 사용하여 Ku 대역 전력증폭기를 설계하였다. 설계된 전력증폭기는 5 W 이상의 포화전력에서 최대 42 %의 PAE, 26~30 dB 전력이득을 가진다.

Ⅱ. 제안하는 전력증폭기

전력증폭기의 출력 증폭단에서는 8×100 μm (finger× length) 크기의 트랜지스터 2개를 사용하여 5 W 이상의 출력을 만족하였다. 첫 번째 구동 증폭단에는 8×50 μm 크기의 트랜지스터를 하나 사용하고 두 번째 구동 증폭단 에서는 8×100 μm 크기의 트랜지스터를 한 개를 사용하여 각 증폭단별 트랜지스터의 크기 비율이 1:2:4인 3-stage 구성의 전력증폭기를 설계하였다. 그림 1은 설계된 전력증폭기의 전체 Schematic이다.

그림 1. | Fig. 1. 제안하는 전력증폭기 회로도 | Schematic of the proposed power amplifer.

Download Original Figure

로드 풀 시뮬레이션을 통해 출력 증폭단에 사용되는 8×100 μm 크기의 트랜지스터의 성능을 확인하였다. 트랜지스터의 기생 캐패시턴스 성분인 Cds값을 포함하는 정합 구조를 설계하기 위해 이를 제거하고 로드풀 시뮬레이션을 진행하였다. 16 GHz에서 성능을 확인한 결과 부하 임피던스 75 Ω에서 35.8 dBm의 최대 출력전력을 확인하였으며 부하 임피던스 100 Ω에서 최대 PAE 64 %를 확인하였다. 이를 통해 출력 증폭단에서 필요한 최적의 부하 임피던스를 75~100 Ω 사이로 정하였다. 그림 2는 부하 임피던스에 따른 8×100 μm 크기의 트랜지스터 성능을 동일한 출력전력과 PAE에 따라 등고선으로 나타낸 것이다.

그림 2. | Fig. 2. 부하 임피던스에 따른 출력단 트랜지스터의 로드 풀 시뮬레이션 결과 | Load pull simulation result of output transistor with varying load impedance.

Download Original Figure

일반적으로 고출력 전력 증폭기 설계에서 전력을 합치기 위해 각 트랜지스터들을 연결해 주는 라인들이 필요하다. 이러한 직렬 라인들로 인한 부정합 효과를 없애기 위해 병렬 캐패시던스를 활용한 low pass 구조를 많이 사용하게 된다. 그러나 본 논문에서는 출력단의 트랜지스터들을 연결하는 최소한의 라인들을 사용하고 그림 1의 파란색으로 표시된 high pass 구조를 사용하였으며, 이를 통해 공간을 많이 차지하는 직렬 라인의 사용을 줄여 low pass 구조를 사용한 회로들보다 회로의 크기를 줄였다^[3],[4]. 또한, 트랜지스터의 큰 기생 캐패시턴스인 Cds값은 출력단의 임피던스를 정합하는 데 대역을 가장 많이 열화시키는 요소로 작용한다. 때문에 그림 1의 점선으로 표시된 트랜지스터의 기생 캐패시턴스와 이를 상쇄할 수 있는 병렬 인덕턴스 라인을 사용하였다. 이를 통해 대역이 열화되는 효과를 최대한 억제함과 동시에 드레인 바이어스 전류를 인가할 수 있다.

구동 증폭단 에서는 회로의 최종 효율을 높이기 위해 트랜지스터의 효율 및 전력이득에 더 유리한 높은 부하 임피던스를 선택하였다. 첫 번째 구동 증폭단의 8×50 μm 크기의 트랜지스터는 200 Ω, 두 번째 구동 증폭단의 8×100 μm 크기의 트랜지스터는 100 Ω을 선택하였다. 부하 임피던스가 커지면 임피던스 정합 비도 커져 광대역 정합이 어려워진다. 때문에 그림 1의 자주색으로 표시된 low pass 구조와 high pass 구조를 동시에 사용한 band pass 정합 구조를 활용하여 목표한 대역에서 더 정확한 정합이 구현되었다. Low pass 정합 구조는 높은 주파수의 임피던스를 더 많이 변화시키고 이와는 반대로 high pass 정합구조는 낮은 주파수의 임피던스 성분을 더 많이 변화시킨다. 이러한 서로 다른 두 정합 구조의 특성을 함께 사용하면 주파수에 따라 스미스 차트상에 넓게 퍼져있는 임피던스를 그림 3에 보이는 궤적처럼 원하는 모양으로 조정하여 한 곳으로 모으는 것이 가능하다. 그림 3은 Cds 기생성분을 포함하는 구동 증폭단의 정합 구조를 사용하여 트랜지스터에서 확인한 임피던스를 주파수에 따라 확인하였을 때 증폭기 출력전력이 1 dB 이하 감소되는 임피던스 범위 안에 모은 결과이다.

그림 3. | Fig. 3. C_ds 기생성분을 포함하는 구동 증폭단의 정합 구조를 사용하여 트랜지스터에서 보이는 임피던스를 주파수에 따라 확인한 시뮬레이션 결과 | Simulation result of impedance variation with frequency using a matching structure in a driver amplifer incorporating C_ds parasitic components in a transistor.

Download Original Figure

Ⅲ. 제작 및 측정결과

제작된 전력증폭기는 측정을 위해 직접 제작한 EVB (evaluation board)와 결합하였으며 열적인 성능저하를 최소화하기 위해 하단에 알루미늄 방열판을 사용하였다. 그림 4는 실제 제작된 전력증폭기 칩과 측정에 사용된 EVB의 사진이다. 측정은 GS 프로브를 사용하여 진행하였으며 0.5 ms 주기의 10 % duty cycle 펄스 CW 신호를 사용하여 13~16 GHz 내의 대역을 측정하였다.

그림 4. | Fig. 4. 제안된 전력 증폭기 chip과 EVB 사진 | Photograph of the proposed power amplifer chip and EVB.

Download Original Figure

측정 결과 설계된 전력 증폭기는 13~16 GHz 대역 내에서 S₁₁ −10 dB 이하, S₂₂ −5 dB 이하, S₂₁ 30 dB 이상인 소신호 특성을 보인다. 펄스 신호를 이용한 대신호 측정결과 13~16 GHz에서 5 W 이상의 출력, 30~42 % PAE, 포화전력에서 26~30 dB의 전력이득을 보인다. 그림 5는 제안된 전력증폭기의 소신호 시뮬레이션과 측정 결과를 비교하여 나타낸 것이다. 그림 6은 제안된 전력증폭기의 최대 PAE 및 출력전력의 시뮬레이션과 측정 결과를 나타낸 것이다.

그림 5. | Fig. 5. 소신호 시뮬레이션 및 측정 결과 | Small-signal simulation and measurement result.

Download Original Figure

그림 6. | Fig. 6. 최대 PAE와 출력전력 시뮬레이션 및 측정 결과 | Simulation and measurement results for maximum PAE and output power.

Download Original Figure

표 1은 제안된 전력증폭기의 측정 결과 및 이전에 보고된 전력증폭기의 성능 비교를 제시한다. 참고문헌 [3], 참고 문헌 [4] 및 참고문헌 [6]과 비교하였을 때, 비슷한 출력 전력과 효율 대비 더 높은 전력 이득을 가지고 있으며 크기는 가장 작다. 참고문헌 [5], 참고문헌 [7] 및 참고문헌 [8]과 비교하였을 때 더 넓은 대역범위에서 높은 효율을 보이는 것을 확인할 수 있다.

Ⅳ. 결 론

본 논문에서는 GaN 공정을 사용하여 13~16 GHz 대역에서 동작하는 전력 증폭기를 설계하였다. 출력 증폭단에 high pass 구조를 사용하여 회로의 크기를 줄이고 구동 증폭단에서 높은 부하 임피던스를 선택함으로써 높은 효율을 얻었다. 측정 결과, 제안된 전력 증폭기는 13~16 GHz 대역에서 포화전력 37~38 dBm, 34~41 % PAE, 26~30 dB의 전력이득을 보인다. 제작된 전력증폭기의 크기는 3.6×1.1 mm²이며 위성통신용 모듈의 송신부에 사용하기 적합하다.