디지털 오실로스코프와 Labview™를 이용한 위상잡음 측정방법

Ⅰ. 서 론

위상잡음(phase noise)은 신호원 위상의 시간에 따른 불규칙한 흔들림을 의미하며, 위상잡음 성능은 통신 시스템 구성시 필수적으로 고려하여야 하는 중요한 규격 중 하나이다.

2009 IEEE 기준에^[1] 따르면 위상잡음은 식 (1)과 같이 정의된다.

A=Power density in one phase noise modulation side band, per Hz

B=Total signal power

식 (1)은 이상적인 스펙트럼-분석기로 용이하게 설명된다. 측정하고자 하는 신호원(SUT: source under test)을 스펙트럼분석기에 인가하고, 반송파전력(P_s) 및 반송파(carrier)의 오프셋-주파수 f_m에서 단위-대역폭 당 스펙트럼 잡음전력(P_n)으로 계측될 때, 위상잡음 L(f_m)은 L(f_m)=P_n/P_s로 정의된다. 그러나 실제 스펙트럼-분석기의 경우 스펙트럼-분석기 바탕잡음(noise floor)과 스펙트럼-분석기 내 LO 신호의 위상잡음으로 인해 낮은 위상잡음을 갖는 SUT의 경우 정확한 측정을 수행할 수 없다.

다른 방법으로 위상검출기(PD: phase detector)를 이용한 방법이 있다^[2],[3]. PD는 이상적 승적기(multiplier)와 유사하며, 두 개의 입력 신호의 곱에 비례하는 출력을 생성한다. PD를 사용 위상잡음을 측정하기 위해서는 두 개의 PD 입력 포트 중, 한 포트에 SUT를 입력하고, 다른 입력 포트에는 SUT와 같은 주파수, 90° 위상차를 갖는, 위상잡음이 SUT에 대해 무시할 수 있는 기준(reference) 신호를 인가한다. 이때 PD 출력-포트에 검출된 저주파 잡음신호의 전력스펙트럼 밀도(PSD: power spectral density) S_ϕ(f_m) 는 위상잡음이 된다. PSD S_ϕ(f_m)은 일반적으로 0 < f_m <∞에서 정의된다. 식 (1)의 L(f_m)은 S_ϕ(f_m)과 다음의 관계를 갖는다.

스펙트럼-분석기 방법과 달리 PD 방법은 낮은 위상잡음을 갖는 SUT에도 적용할 수 있으나, SUT와 같은 주파수를 갖는 기준신호원이 필요하다. 또한 앞서 설명한 바와 같이 SUT보다 충분히 낮은 위상잡음을 갖는 기준신호원이 필요하다. 기준신호원의 주파수가 SUT의 주파수와 같도록 만들기 위해서 일반적으로 위상잠금회로(PLL: phase locked loop)을 사용한다. 이 때 PLL에서 위상잠금은 PLL 내의 루프-필터에 의해 달성되는데, 루프-필터의 대역폭은 측정하고자 하는 f_m보다 충분히 좁아야 한다. 루프-필터의 대역폭이 일부 낮은 f_m을 포함할 경우, 루프-필터의 대역폭에 포함된 낮은 f_m에서 측정된 위상잠음은 PLL 루프-필터 보상 문제를 동반한다. 따라서 낮은 위상잡음을 갖는 SUT의 위상잡음 측정을 위한 PD 방법은 낮은 위상잠음을 갖는 기준신호원, 기준신호원 PLL 때문에 구현하기 어렵게 된다.

이와 같은 아날로그 방법 이외에 디지털 기술의 발전과 더불어 디지털 기술을 이용한 위상잡음 측정 방법이 개발되었다^[4]～[7]. 이 방법은 입력된 신호의 위상 ϕ를 얻기 위하여, 그림 1과 같이, 우선 ADC (analog-to-digital converter)를 통하여 디지털신호로 변환하고, 변환된 신호를 두 개의 직교하는 디지털-하향변환기(DDC: digital down converter)를 사용 cosϕ 및 sinϕ를 얻는 것이다. 뒷단 CORDIC(coordinate rotation digital computer)은 반복을 통하여 cosϕ 및 sinϕ로부터 ϕ를 얻는 디지털 회로이다. 특히 CORDIC은 FPGA(field programmable gate array)로 용이하게 구현되며, 구현 방법은 널리 알려져 있다.

주목할 것은 그림 1의 ϕ는 시간영역 함수이고, ϕ의 주파수 영역에서 PSD가 S_ϕ (f_m)이며, S_ϕ (f_m)으로부터 식 (2)에 의하여 위상잡음 L(f_m)을 얻게 되는데, L(f_m)은 그림 2와 같이 일반적으로 log scalef_m에 대해 도시한다. 따라서 반복적으로 ϕ를 Fourier 변환하여 얻어진 S_ϕ(f_m)을 평균하는 것이 필요하다. 그러나 일반적인 방법으로 ϕ를 FFT 변환 후, 평균을 취할 경우, 수렴된 S_ϕ(f_m)을 얻는데 참을 수 없는 정도의 긴 시간을 소요하게 된다. 이것을 보이기 위하여 그림 2에 ϕ(t)의 FFT로 얻어진 S_ϕ(f_m)을 보였다.

그림 2의 S_ϕ(f_m)은 주파수 15 MHz, 진폭 1 V, 위상 0°인 정현파에, 진폭이 [−700 μV, 700 μV]의 균일한 분포를 갖는 잡음이 추가된 파형을 s(t)로 정의하고, s(t)를 ADC로 100 MSa/sec 로 샘플 후, 샘플된 s(nΔt')에 대해 그림 1의 수신부를 이용 ϕ(nΔt)를 구한 뒤(Δt=10Δt'), FFT 연산하여 계산된 결과이다. 이와 같은 조건에서 주파수 영역 스펙트럼은 f_min～f_max에서 나타나는데, f_min=1/(4 M × 0.1 μsec)=25 Hz, f_max=5 MHz 가 된다. 그림 2는 f_min～f_max중 일부 f_m에 대하여 도시한 것이다. 그림 2에서 S_ϕ(f_m)의 요동(fluctuation)은 f_m에 따라 비례하여 커지는 것을 알 수 있다. 이러한 요동은 f_m에 따른 S_ϕ(f_m) 값을 파악하기 어렵게 한다. 따라서 S_ϕ(f_m) 요동을 제거하기 위해서는 다수의 s(nΔt') 집합에 대해 얻어진 S_ϕ(f_m)에 대해 평균 작업을 수행하여야 한다. 그림 2에 평균을 취하여 S_ϕ(f_m)의 요동이 충분히 제거된 결과를 보였다. 주목할 것은 높은 f_m에서 S_ϕ(f_m)의 요동을 충분히 제거하기 위해서는 많은 수의 S_ϕ(f_m) 집합에 대하여 평균을 요구하여, 경우에 따라서는 위상잡음을 얻는데 참을 수 없는 정도의 긴 시간을 소요하기도 한다.

그림 2와 같은 높은 f_m에서 S_ϕ(f_m) 요동을 제거하기 위해서는 직접 입력샘플에 대한 FFT를 수행하는 대신에, 그림 3과 같이 입력 샘플을 샘플-길이 N_F=2,000개로 이루어진 반복적인 샘플 집합으로 생각하여 순차구조 (decimating structure) FFT를 수행하면, 고주파에서 S_ϕ(f_m)의 요동이 제거된 결과를 얻게 된다.^[8]그림 3에서 Δt=0.1 μsec (f_s=10 MHz)이고, 그림과 같이 샘플-길이 n=4 M일 때 예를 보였다.

그러면 길이 4 M를 갖는 1개의 샘플은 길이 N_F=2,000개를 갖는 2,000개 샘플들의 집합이 된다. 길이 N_F= 2,000개를 갖는 샘플에 대해서 FFT할 경우, 스펙트럼은 앞서 설명한 바와 같이 주파수 영역 f_min～f_max를 계산하면 5 kHz～5 MHz가 된다. 길이 N_F=2,000개를 갖는 동일한 샘플이 2,000개 있기 때문에 각 샘플에 대해 스펙트럼을 구한 뒤 평균하면 f_m=5 kHz～5 MHz 스펙트럼을 2,000번 평균한 것이 된다. 이것을 표 1에 정리하였다.

다음 ϕ(nΔt)을 decimation할 경우, decimation된 ϕ(10nΔt)의 샘플-수는 400k가 되는데, 이것 또한 샘플-길이 N_F인 샘플들로 분해하면, 샘플-길이 N_F인이 샘플이 200개 얻어진다. 이 집합에 대해 PSD를 구하면, f_m=0.5～500 kHz 스펙트럼을 200번 평균하여 얻은 결과가 된다. 마찬가지로 진행하면 3단에서는 f_m=50 Hz～50 kHz의 스펙트럼을 20번 평균한 것을 얻게 된다. 주목할 것은 샘플-길이 N_F 선택에 따라 여러 가지 주파수 대역 선택이 가능하다. 결론적으로 그림 3 구조는 f_m이 높아질수록 평균회수는 증가하여 그림 2에 보인 높은 f_m에서 요동을 제거하는데 효과적이다. 순차구조(decimating structure) FFT 구조는 FPGA를 이용 실시간(real time)으로 위상잡음을 구할 때 보편적으로 널리 사용되며, 비교적 짧은 시간에 높은 f_m에서 충분히 요동이 제거된 위상잡음을 얻는 것을 가능하게 한다.

이와 같은 디지털 방법을 사용 S_ϕ(f_m)을 측정할 때S_ϕ(f_m)의 측정가능범위는 주로 ADC의 SNR(signal to noise ratio)에 의해 결정되게 된다. 이상적인 샘플링을 가정할 경우 ADC의 SNR은 식 (3)과 같이 결정된다.^[9]

식 (3)에서 B는 ADC bit-수, f_s는 샘플링-주파수를 나타낸다. 물론 식 (3)은 신호의 스펙트럼에 대한 SNR이고, 위상잡음 S_ϕ(f_m)을 나타내지는 않는다. 그러나 높은 f_m에서 식 (3)으로 주어지는 SNR은 앞서 설명한 스펙트럼-분석기로 정의되는 위상잡음 L(f_m)에 해당한다. 따라서 식 (3)에 의하여 높은 f_m에서 바탕 위상잡음을 평가할 수 있다.

식 (3)을 이용 범용 디지털 오실로스코프에 널리 사용되는 10-bit ADC에 대해서 SNR을 계산하면 f_s=100 MHz 에서 약 −140 dB가 된다. 이 SNR은 일반적인 VCO (voltage controlled oscillator)를 고려하면 적절하지만, 매우 낮은 약 −170 dBc/Hz 정도의 위상잡음을 갖는 수정발진기를 고려하면 충분하지 않은 SNR이다. 또한 ADC의 샘플링-clock은 불완전하며, 샘플링 clock도 위상잡음을 가지고 있어, 샘플링-clock 위상잡음의 영향을 고려하면 식 (1)로 예상한 SNR보다 작은 값을 얻게 된다^[10]. 식 (1)로부터, ADC의 SNR 개선 방법은 ADC bit-수 증가나, 샘플링 주파수 f_s를 높이는 방법이 있다. 현실적으로 ADC bit-수는 18-bit 정도가 한계이다.

ADC bit-수 증가나, 샘플링 주파수 f_s를 높이는 방법 이외에 교차상관 후 이의 평균을 이용하는 방법이 있다. 일반적으로 그림 4와 같이 ADC로 샘플링된 data를 동시에 공급하여 여러 채널을 통해 ϕ를 얻을 수 있다. 각 채널의 ADC에 의해 발생된 열잡음은 독립이기 때문에 그림 4의 ϕ_A 및 ϕ_C에 포함된 열잡음은 독립이 된다. 따라서 ϕ_A, ϕ_C의 교차평균을 구할 경우, ADC에 의해 발생된 열잡음은 0으로 수렴시킬 수 있다. 교차상관 (cross correlation) 회수M의 증가에 따른 두 개의 독립잡음 ϕ₁및 ϕ₂의 교차상관 PSD는 $10\log \sqrt{M}$ 감소되는 것으로 알려져 있다^[11].

그러나 ADC로 샘플링할 때 들어온 clock 위상잡음은 공통이어서 이와 같은 간단한 교차 상관의 평균으로는 제거되지 않게 된다. 그림 4는 4-채널 오실로스코프를 이용하여 교차상관에 필요한 두 개의 위상을 얻기 위한 4-채널 측정 구조를 보였다. 그림 4에서 s(t)는 SUT이며, s_REF(t)는 낮은 위상잡음을 갖고 위상잡음이 알려진 기준신호이다. 그림 4의 CORDIC 수신기(receiver)는 그림 1의 점선 친 부분을 나타낸다. 그림 4에서 ADC의 잡음과 clock (CLK)-잡음까지 고려하여^[10], ADC1 및 ADC2를 통하여 얻어진 위상 ϕ_A 및 ϕ_B는 각각 식 (4) 및 식 (5)와 같이 나타낼 수 있다.

식 (4)와 (5)에서 ω_m, ω_REF, ω_s는 s(t), s_REF(t) 및 CLK의 각-주파수를 나타내며, 사전에 알고 있는 양이 된다. 또한 같은 CLK를 사용 샘플하였기 때문에, 동일한 잡음 ϕ_CLK가 ϕ_A 및 ϕ_B에 나타나게 된다. 여기서 ω_m=ω_REF 일 때 위상 ϕ₁은

와 같다. 유사하게 ϕ₂는

식 (6)과 식 (7)에서 ϕ_p=ϕ_ADC1-ϕ_ADC2와 ϕ_q=ϕ_ADC3-ϕ_ADC4 는 상관관계는 거의 없다고 알려져 있다^[6]. 여기서 ϕ₁, ϕ₂의 스펙트럼을 각각 ω₁, ω₂라고 정의하면, ϕ₁, ϕ₂의 교차상관 PSD은 ${\text{Φ}}_1^{\ast }{\text{Φ}}_2$이 된다. 시행회수 M에서 교차상관 PSD의 평균값은

이 된다. 따라서 ϕ_p, ϕ_q가 독립이라고 가정하면, 시행회수 M→∞일 때 교차상관 PSD의 극한값은 S_ϕ(f_m)+S_REF(f_m)이 된다. 따라서 S_REF(f_m)이 이미 결정된 값이기 때문에, 미지의 S_ϕ(f_m)은 M→∞일 때 교차상관 PSD로 부터 결정할 수 있게 된다. 보통 기준발진기로 S_REF(f_m)이 매우 작은 발진기를 사용하기 때문에 S_REF(f_m)=0으로 근사하게 된다. 따라서 M→∞일 때 식 (6)의 교차상관 PSD의 극한값은 위상잡음 S_ϕ(f_m)이 된다. 이러한 교차상관 방법을 사용할 경우 −170 dBc/Hz 의 위상잡음도 측정할 수 있는 것으로 알려져 있다.^[6]

그림 4의 ϕ₁및 ϕ₂를 받아서 교차상관을 수행하는 구조는 ϕ₁및 ϕ₂에 대해서 그림 5와 같은 2개의 병렬구조를 구성하고, 교차상관 스펙트럼은 그림 5와 같이, 같은 주파수에서 얻어진 스펙트럼 결과를 곱하여 얻게 된다. 주목할 것은 그림 5의 구조는 그림 3과 같이 순차구조 FFT이며, 동시에 ϕ₁및 ϕ₂ 교차상관을 수행하여 높은 f_m에서 요동을 제거하는 구조이기도 하다. 디지털방법으로 위상잡음 측정시 그림 4의 구조와 그림 5 구조를 병합하여 사용된다.^[8]

앞서 설명한 그림 4와 그림 5를 병합한 구조는 FPGA를 사용 구현되게 된다. FPGA를 사용할 경우, 실시간으로 위상잡음을 측정할 수 있는 장점을 가지고 있다. 또한 샘플링에 사용하는 clock의 선정에 있어 위상잡음이 적은 OCXO를 사용할 수 있어, 식 (4) 및 식 (5)에 나타나는 clock의 위상잡음효과를 크게 줄일 수 있다.

본 논문에서는 FPGA 대신 그림 4에 보인 4-채널 ADC는 주파수 8 GHz까지 동작하는 Keysight사의 MSO804A 디지털 오실로스코프^[12]를 이용하고, CORDIC 수신기 및 그림 5의 교차상관 decimating FFT 구조를 NI-사의 Labview™를 이용 구현하려고 한다.

이러한 구현의 단점은 FPGA와 달리 bit-stream으로 연산하지 않고, 샘플링된 파형에 대하여 연산하기 때문에 실시간에서 동작하지 않게 된다. 따라서 앞서 FPGA보다는 위상잡음 측정 속도는 분명히 느리게 된다. 또한 ADC bit수는 디지털 오실로스코프의 bit-수로 제한되고, clock의 위상잡음 효과가 FPGA clock 선정과 같이 최적화 된 것은 아니기 때문에, 크게 나타나게 되어 FPGA 구현보다 SNR이 나빠지게 된다. 결과적으로 낮은 위상잡음을 갖는 SUT 측정에 제한이 있다.

반면, 장점은 디지털 오실로스코프는 보편적인 계측기이므로 난이한 FPGA 프로그래밍을 피하고, Labview™를 PC에서 설치하여 위상잡음을 용이하게 계측할 수 있게 된다. 단점으로 제기된 SNR의 개선은 식 (3)에서 보인바와 같이 디지털 오실로스코프의 샘플링 주파수를 가변하여 해결할 것이다.

본 논문의 기여로는

Ⅱ. Labview™를 이용한 위상잡음측정기 구현

앞서 서론에서 설명한 바와 같이, 본 연구의 위상잡음측정기는 디지털 오실로스코프와 Labview™ 프로그램으로 구성된다. 본 논문의 Labview™은 National Instruments사의 Labview 2015이다. Labview™은 디지털 오실로스코프로부터 SUT의 샘플 파형을 읽어 들이는 것과, 읽어 들인 파형으로부터 위상잡음을 계산하는 것이다. SUT 샘플신호파형으로부터 위상잡음은 그림 4의 CORDIC 수신기와 FFT를 계산 후 LBA를 통해 높은 f_m에서 위상잡음 요동을 제거한다. 그림 5의 순차구조 교차상관 구조는 사용되지 않는다. 본 절에서는 그림 4와 LBA(logarithmic bandwidth averaging)의 Labview™ 구현에 대해 설명할 것이다.

이 두 가지 구조 구현에 앞서 그림 4의 ADC CLK 주파수와 ADC로부터 읽어 들일 최소 샘플-수의 결정이 필요하다. SUT의 위상잡음은 보통 오프셋-주파수 f_m< 10 MHz에서 측정된다. 이것은 CLK 주파수에 따라 다르다. 우선 CLK 주파수는 100 MHz 기준으로 계산하였다. 샘플 속도가 약 100 MSa/sec일 때 읽어 들일 최소 샘플-길이 N은 > 4 MSa로 결정하였다. N= 4 MSa일 경우, f_m> 25 Hz의 위상잡음만 측정 가능하다. 보다 많은 N이 가능할 경우, 측정 가능한 f_m은 25 Hz보다 낮출 수 있다. 이것을 표 2에 정리하여 보였다.

Ⅲ. 위상잡음 측정 및 평가

본 논문의 디지털 오실로스코프와 Labview™으로 구현된 위상잡음 측정기 평가를 위해서 위상잡음이 알려진 SUT가 필요하다. 이를 위해서 본 논문에서는 Keysight사의 함수발생기 33,600A^[13], SSG(synthesized signal generator) E8257D^[14], Z-Comm사의 VCO는 CRO2170B-LF^[15]3가지 SUT에 Keysight 사의 E5052B^[16] SSA(signal source analyzer)^[17]로 위상잡음을 측정하였다. 다음 구현된 위상잡음 측정방법을 사용하여 측정된 위상잡음과 비교하였다.

Ⅳ. 결 론

본 논문에서 4-채널 10-bit 디지털 오실로스코프 MSO804A와 Labview™을 이용한 새로운 위상잡음 측정 방법을 제안하였다. 제안된 방법으로 측정한 위상잡음의 정확성을 평가하기 위하여, Keysight 사의 33600A, E8257D, Z-comm사의 2 GHz VCO 3가지 SUT에 대해 측정한 위상잡음 결과와 Keysight 사의 E5052B Signal Source Analyzer측정결과를 비교하여 평가하였다. 측정된 위상잡음 결과는 E5052B 위상잡음 측정기 결과와 근접함을 보였다. 오차는 약 ± 3 dB 정도이다. 정밀도가 높은 위상잡음측정기는 상당히 고가이며, 범용적이지 않다. 반면, 디지털 오실로스코프가 범용적인 계측기인 점을 고려하면, 본 방법을 적용한다면 저가의 범용적인 위상잡음측정기 구현이 가능하다고 사료된다. 또한 추후 심화 연구를 통하여 본 방법을 개선할 경우, 수정발진기의 위상잡음 측정도 가능하다고 본다.

표 4는 본 논문의 결과와 다른 문헌의 디지털 위상잡음 측정 결과를 비교한 것이다. 본 논문의 ADC bit-수는 다른 문헌에 비해 적지만(bit-수 감소로 약 20 dB 이상의 바탕 위상잡음 열화 예상), 본 논문의 바탕 위상잡음은 다른 문헌과 비교할 때 동등 이상이다. 특히, 다른 문헌의 결과보다 대역폭이 넓어 위상잡음 측정 장비로서의 장점이 있다. 또한 미래에 예상 가능한 디지털 오실로스코프 하드웨어의 ADC 비트 수와 대역폭의 발전을 고려할 때, 본 논문의 제시된 방법이 가치 있다고 생각된다.

감사의 글

이 논문을 쓰는데 위상잡음 측정을 지원해 주신 한국전자통신연구원의 이자열박사와 디지털오실로스코프를 지원해준 Keysight사의 김종석씨에게 깊은 감사드립니다.