28-nm FD SOI CMOS 공정을 이용한 140 GHz 저잡음 증폭기 설계

Ⅰ. 서 론

수 mm 이내의 정밀도를 가지는 레이다나 수십 Gbps의 초고속 무선 데이터 통신을 위해 광대역 mm파 무선 시스템의 필요성이 대두되고 있다. 300 GHz 이하의 mm파 대역 중 140 GHz 대역은 비허가 대역으로 지정되어 있으며, 공기 중에서의 감쇠가 작아 무선통신 용도에 적합하다. 따라서, 최근 CMOS 공정의 발전으로 D-band에서 동작하는 송수신기에 관한 연구가 활발히 진행되고 있다^[1],^[2].

본 논문에서는 D 밴드 수신기 설계의 일환으로 28-nm CMOS FD SOI 공정을 사용하여 140 GHz 대역 고이득 차동 저잡음 증폭기를 설계한 결과를 제시한다. Ⅱ장에서는 회로의 설계 내용에 대해 설명하고, Ⅲ장에서는 측정 및 시뮬레이션 결과를, 마지막으로 Ⅳ장에서는 결론을 제시한다.

Ⅱ. 회로 설계

설계한 저잡음 증폭기는 3단 차동 공통소스 구조를 사용하였다. 공통소스 구조는 밀리미터파 대에서 게이트와 드레인 사이에 존재하는 피드백 커패시터 C_gd에 의해 높은 이득과 안정성을 동시에 확보하기 어렵지만, 증폭기를 차동으로 설계하고, 커패시터 C_c를 교차 연결함으로써 C_gd를 상쇄시켜 차동 쌍의 최대가용이득과 안정성을 확보하였다.

그림 1은 단순화한 커패시턴스 중화 모델이고, 이를 토대로 최대 가용 이득(maximum available gain: MAG)과 안정지수 k값을 다음 식으로 구할 수 있다^[3].

그림 1. | Fig. 1. 단순화한 커패시턴스 중화 모델 | Simplified capacitance neutralization model.

Download Original Figure

식 (1), (2)에서 볼 수 있듯이, MOSFET의 C_gd만을 고려한 경우, 중화 커패시턴스 C_c가 C_gd와 같을 때 중화된 차동 쌍은 가장 높은 이득과 안정성을 보인다. 그림 2는 C_c에 따른 MAG와 k의 변화를 보여준다. 따라서 커패시턴스 C_gd와 C_c의 공정간 오차를 최소화하기 위해 C_gd와 공정간 오차가 유사한 MOS 커패시터를 중화 커패시턴스 C_c로 사용하였다.

그림 2. | Fig. 2. C_c에 따른 MAG와 k의 변화 | Variation of MAG and k with C_c at 140 GHz.

Download Original Figure

본 논문에서 사용된 MOSFET의 크기는 전력 소모를 고려하여 단일 가지 너비 0.75 μm를 기준으로 FET의 폭을 18 μm로 결정하였다. MOS 커패시터 C_c는 증폭기와 동일하게 단일 가지 너비 0.75 μm를 기준으로 FET의 폭을 13.5 μm로 결정하였다. 18 μm 차동 증폭단을 캐패시터 중화하였을 때 단일 차동 증폭단의 MAG는 그림 3과 같으며, 140 GHz에서는 10.54 dB이다.

그림 3. | Fig. 3. 주파수에 따른 MAG의 변화 | Variation of MAG with frequency.

Download Original Figure

mm파 대역에서는 증폭기 한 단의 가용 이득이 낮기 때문에 여러 단으로 증폭기를 설계하게 된다. 본 논문에서는 임피던스 정합 회로의 구조가 간단하고, 정합 회로에서의 손실이 적은 트랜스포머를 이용하여 그림 4와 같이 3단의 공통 소스 증폭기로 구성하였다. 그림 5는 각 단의 임피던스 정합을 위한 트랜스포머 모델을 나타낸 것이다. 트랜스포머는 1차 권선의 총 인덕턴스 L_p, 자기 결합 계수 k, 권선비 N으로 모델링할 수 있으며, 작은 면적에서 차동 증폭기의 각 단 임피던스 정합을 구현할 수 있는 장점이 있다. 트랜스포머의 L_p, k, N을 결정할 수 있다^[4]. 이렇게 결정된 트랜스포머 파라메터를 그림 6의 금속층 구성 정보와 같이 두꺼운 금속층인 OI 레이어를 이용하여 수평 결합 구조로 설계하였다. 전자기 시뮬레이션에는 Ansoft사의 HFSS를 사용하였다.

그림 4. | Fig. 4. 설계한 저잡음 증폭기 회로도 | Low-noise amplifier schematic.

Download Original Figure

그림 5. | Fig. 5. 임피던스 매칭을 위한 트랜스포머 모델 | Transformer model for impedance matching.

Download Original Figure

그림 6. | Fig. 6. 단순화한 커패시턴스 중화 모델 | Metal layer information of 28-nm FD SOI process and horizontal coupled structure transformer.

Download Original Figure

Ⅲ. 측정 및 시뮬레이션 결과

그림 9는 제안한 저잡음 증폭기를 28-nm CMOS FD SOI 공정으로 제작한 사진이다. Agilent사의 E8361A Power Network Analyzer를 이용하여 온 칩 프로빙으로 측정했다. 그림 7과 같이 잡음지수를 시뮬레이션하여 확인하였으며, 그림 8은 설계한 3단 차동 공통소스 저잡음 증폭기의 시뮬레이션 값과 측정값을 비교한 결과이다. 설계한 증폭기는 139 GHz에서 15.17 dB의 최대이득과 11 GHz의 3-dB 대역폭을 보이며, 시뮬레이션 결과로 얻은 최소 잡음 지수는 8.8 dB이다. 입력 발룬의 positive /negative 위상차는 2°이다. 제작한 칩은 패드를 포함해 0.255 mm²의 면적을 가지며, 1.0 V 공급 전압에서 27 mW의 직류 전력을 소모한다. 표 1에서는 설계한 증폭기의 성능을 기존의 저잡음 증폭기들과 비교하였다. 시뮬레이션 대비 최대 이득의 저하 이유는 분석 중이며, 전자기 시뮬레이션의 한계로 인해 트랜스포머 하층의 메탈 더미 효과를 고려할 수 없었는데, 실제 회로에서는 이 효과로 트랜스포머의 Q가 낮아진 것이 원인의 하나로 추정된다.

그림 7. | Fig. 7. 시뮬레이션을 이용한 S(2,1)과 잡음지수 | Simulated S(2,1) and noise figure.

Download Original Figure

그림 8. | Fig. 8. 시뮬레이션과 측정 S-파라미터 결과 | Simulated and measured S-parameter result.

Download Original Figure

그림 9. | Fig. 9. 저잡음 증폭기 칩의 현미경 사진 | Chip micrograph of the LNA.

Download Original Figure

Ⅳ. 결 론

본 논문에서는 28-nm CMOS FD SOI CMOS 공정을 사용하여 D-band 저잡음 증폭기를 설계하였다. 제작한 저잡음 증폭기는 139 GHz에서 최대이득 15.17 dB를 가지며, 11 GHz의 3-dB 대역폭을 가진다. 향후 레이다 및 고속 데이터 통신 수신기에 활용할 수 있을 것으로 기대된다.