LTE 전력증폭기를 위한 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터를 이용한 4-Level Dynamic Supply Switching 변조기

Ⅰ. 서 론

현재의 휴대 단말기의 경우, 배터리 시간은 사용자의 편의를 결정하는 매우 중요한 부분 중 하나이다. 모바일 기기의 전력증폭기가 송신기에서 가장 많은 전력을 소비하기 때문에 모바일 기기의 고효율 특성을 위한 설계가 필수적이다. 그러나, 데이터 전송속도에 대한 수요가 증가함에 따라 변조 신호의 신호 대역폭과 첨두 전력 대 평균 전력비가 증가하였다. 첨두 전력 대 평균 전력비가 높은 변조 신호에 대한 선형성 특성을 만족하기 위해 전력증폭기는 백오프된 전력에서 동작하므로 낮은 효율 특성을 가진다. 큰 백오프 전력에서 동작하는 전력증폭기의 낮은 효율을 개선하기 위해 envelope tracking(ET), average power tracking(APT), dynamic supply switching(DSS) 등의 서플라이 변조 기법이 도입되었다^[1]~[16].

ET 기법은 공급 변조 기법의 한 종류로 변조된 신호의 envelope 신호를 공급 전압으로 전력증폭기에 공급하여 전력증폭기 효율을 향상하는 데 사용되어 왔다^[1]~[12]. ET 기법을 위한 하이브리드 서플라이 변조기의 기본 구조는 고속 선형 증폭기단과 고효율을 가지는 스위칭 증폭기단으로 구성된다. 이 구조의 경우에 선형 증폭기단의 낮은 효율로 인해 ET 변조기의 효율이 저하될 수 있다.

다른 공급 변조 기술인 DSS 기법이 보고되었다^[13]~[16]. DSS 변조기는 envelope 신호에 따라 여러 개의 DC 전압을 동적으로 전환하여 전력증폭기에 공급한다. 이를 통해, 전력증폭기의 효율을 개선할 수 있다. DSS 변조기는 하나 이상의 DC-DC 컨버터와 스위칭 회로로 구성된다. 이 DC-DC 컨버터를 통해 필요한 전압들을 생성하고, 스위칭 회로를 통해 envelope 신호에 따라 전압 중 하나를 전력증폭기에 공급한다. DC-DC 컨버터와 스위칭 회로는 ET 공급 변조기의 선형 증폭기와 비교하면 전력 소비량이 상대적으로 낮으므로 DSS 변조기는 ET 변조기보다 높은 효율을 갖는다. DSS 기법을 통한 전력증폭기의 효율 개선능력은 ET 기법에 비해 낮지만, 전력증폭기와 연동하여 동작할 때, DSS 변조기의 높은 효율을 통해 전력증폭기의 효율을 개선할 수 있다. 배터리 전압과 DC-DC 컨버터를 사용하여 생성한 낮은 DC 전압을 동적으로 스위칭하는 DSS 변조기 집적회로가 제시되었다^[13]. 배터리 전압이 DSS 변조기의 높은 전압으로 사용되었기 때문에 전력증폭기의 평균 출력 전력이 감소함에 따라 효율 향상이 제한될 수 있다. 단일 인덕터 이중 출력 DC-DC 컨버터를 이용한 DSS 변조기가 도입되었다^[14]. 이 단일 인덕터 이중 출력 DC-DC 컨버터는 평균 출력 전력이 감소함에 따라 점차 감소하는 두 개의 DC 전압을 생성한다. 두 전압 레벨을 스위칭하면 회로가 간단하지만, 효율 개선의 양이 제한된다.

본 논문에서는 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터 집적회로와 서플라이 스위칭 회로로 구성된 4-level의 DSS 변조기를 이용하여 전력증폭기의 효율을 개선하였다. 그림 1은 기존의 2-level의 DSS 변조기와 제안하는 4-level의 DSS 변조기에 대한 파형을 보여준다. 기존의 2-level의 DSS 변조기와 비교해서 4-level의 DSS 변조기를 이용할 때 변조 신호에 의한 손실을 더 줄여서 더 높은 효율 개선을 할 수 있다. 제안된 4-level DSS 변조기의 단일 인덕터 이중 출력 DC-DC 컨버터와 서플라이 스위칭 회로는 매그나칩의 0.18 μm CMOS 공정을 사용하여 설계 및 제작되었다. 제작된 변조기는 같은 공정을 통해 제작된 1.75 GHz 대역에서 동작하는 CMOS 전력증폭기 집적회로와 함께 신호 대역폭이 5 MHz인 LTE 신호를 사용하여 실험적으로 검증되었다.

그림 1. | Fig. 1. DSS 기법에 대한 파형 | Waveforms of DSS method.

Download Original Figure

Ⅱ. 회로 설계

그림 2는 제안하는 DSS 변조기의 블록도를 나타낸다. 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터와 서플라이 스위칭 회로를 이용하여 4-level의 DSS 변조기로 구성하였다. 제안하는 DSS 변조기의 단일 인덕터 이중 출력 DC-DC 컨버터들을 통해 4개의 전압을 생성하고, 서플라이 스위칭 회로들을 이용하여 4개의 전압을 변조 신호의 envelope에 따라 스위칭하여 전력증폭기에 공급한다.

그림 2. | Fig. 2. 제안하는 DSS 변조기의 블록도 | Block diagram of proposed DSS modulator.

Download Original Figure

그림 3은 제안하는 DSS 변조기의 회로도이다. 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터의 제어 회로와 서플라이 스위칭 회로의 제어 회로가 포함되어 있다. 단일 인덕터 이중 출력 DC-DC 컨버터는 1 MHz의 램프 신호 발생기를 이용하여 펄스 폭 변조 방법을 이용하여 설계되었다. 첫 번째 단일 인덕터 이중 출력 DC-DC 컨버터를 통해서 V_{LV_1}, V_{LV_3} 전압을 생성하고, 두 번째 단일 인덕터 이중 출력 DC-DC 컨버터를 통해서 V_{LV_2}, V_{LV_4} 전압을 생성한다. V_{LV_N} 전압들은 단일 인덕터 이중 출력 DC-DC 컨버터의 피드백 제어 루프를 사용하여 REF_{LV_N}에 따라서 제어된다. 인덕터 L은 4.7 μH, 캐패시터 C_LV는 10 μF을 사용하였다. 서플라이 스위칭 회로의 제어 회로는 아날로그 디지털 변환기의 구조로 구성되어있고, 변조 신호의 envelope 신호(V_env)와 REF_{DSS_N} 신호들을 받아서 M_{DSS_N} 스위치들을 제어하여 V_DSS를 생성하고, 이를 전력증폭기에 공급한다.

그림 3. | Fig. 3. 제안하는 DSS 변조기의 회로도 | Schematic diagram of the proposed DSS modulator.

Download Original Figure

설계된 변조기의 고효율을 위해서 제안된 변조기의 스위치 중 높은 전압을 출력하는 스위치는 PMOS를 사용하였고, 낮은 전압을 출력하는 스위치는 NMOS를 사용하였다. 이를 통해, 스위치들은 낮은 on 저항값을 가지며, 변조기의 손실을 줄였다. BB1과 BB2는 스위치들의 기판 바이어스 효과를 줄이기 위해 적절한 전압을 스위치의 바디에 공급하는 회로이다. BB1은 PMOS 스위치의 양단 전압 중 높은 전압을 PMOS 스위치의 바디에 공급하고, BB2은 NMOS 스위치의 양단 전압 중 낮은 전압을 NMOS 스위치의 바디에 공급한다. 설계된 DSS 변조기의 스위치들 중 PMOS 스위치의 게이트 폭은 20,000 μm, 게이트 길이는 0.3 μm이고, NMOS 스위치의 게이트 폭은 10,000 μm, 게이트 길이는 0.35 μm이다.

그림 4는 채널 대역폭이 5 MHz인 16-QAM LTE 신호의 envelope를 사용한 DSS 변조기의 시뮬레이션된 전압 파형을 나타낸다. 이때 사용된 전압 V_{LV_N}은 3.2 V, 2.4 V, 2 V, 1.7 V이다.

그림 4. | Fig. 4. 채널 대역폭이 5 MHz인 16-QAM LTE 신호의 envelope를 사용한 DSS 변조기의 시뮬레이션 된 전압 파형 | Simulated voltage waveforms of the DSS modulator using the envelope of the 16-QAM LTE signal with the channel bandwidth of 5 MHz.

Download Original Figure

그림 5는 제안된 DSS 변조기와 연동하기 위한 1.75 GHz 대역에서 동작하는 CMOS 전력증폭기의 회로도를 보여준다^[14],[15]. 전력증폭기의 집적회로는 DSS 변조기의 집적회로와 같은 0.18 μm CMOS 공정을 사용하여 제작되었다. 전력증폭기의 구조는 2단의 단일 종단 구조로 설계되었다. PCB를 이용하여 입력 및 출력 매칭 회로를 구성하여 적용하였다. L_s1과 L_s2는 각 단의 소스의 와이어 본딩에 의한 기생 인덕터이다. 제안하는 DSS 변조기의 출력을 두 번째 단의 드레인으로 공급한다. 낮은 평균 전력에서도 전력증폭기의 효율 개선 효과를 최대화하기 위해서 전력증폭기의 평균 출력 전력이 감소함에 따라 V_{LV_N}을 적절히 감소시켰다.

그림 5. | Fig. 5. CMOS 전력증폭기의 회로도 | Schematic of the CMOS PA.

Download Original Figure

Ⅲ. 제작 및 측정 결과

그림 6은 구현된 회로의 사진이다. 그림 6(a)는 제안한 4-level DSS 변조기의 측정을 위한 평가 보드이고, 그림 6(b)는 DSS 변조기와 연동한 전력증폭기의 측정을 위한 평가 보드이다. 제안하는 4-level DSS 변조기에서 출력하는 V_DSS를 전력증폭기에 적용하여 전력증폭기의 효율을 개선하였다. 단일 인덕터 이중 출력 DC-DC 컨버터, 서플라이 스위칭 회로, 전력증폭기 집적회로는 매그나칩의 0.18 μm CMOS 공정을 사용하여 제작되었다.

그림 6. | Fig. 6. 구현된 회로의 사진 | Photographs of the implemented circuits.

Download Original Figure

그림 7은 채널 대역폭이 5 MHz인 16-QAM LTE 신호의 envelope를 사용하여 제안하는 4-level DSS 변조기를 측정한 성능이다. 그림 7(a)는 DSS 변조기의 출력 전력에 따른 효율이다. 0.2 W 이상의 전력에서 약 80% 이상의 효율을 가지고, 0.5 W 전력에서 최대 86.7%의 효율을 가진다. 그림 7(b)는 출력 전압의 파형이다. Envelope 신호에 따라서 V_{LV_N} 전압들이 스위칭 되었다.

그림 7. | Fig. 7. 제안하는 4-level DSS 변조기의 측정 성능 | Measured performance of the proposed 4-level DSS modulator.

Download Original Figure

그림 8은 중심 주파수가 1.75 GHz인 LTE 신호를 사용한 단독 전력증폭기와 비교하여 제안하는 4-level DSS 변조기를 사용한 전력증폭기의 측정된 성능을 보여준다. 그림 8(a)는 단일 전력증폭기와 제안하는 4-level DSS 전력증폭기의 측정 이득과 PAE를 보여준다. DSS 전력증폭기는 22 dBm의 평균 출력 전력에서 −30 dBc의 인접 채널 누설 전력비가 측정되었고, 38.9%의 개선된 PAE를 가지며, 같은 조건에서 단일 전력증폭기는 31.8%의 PAE가 측정되었다. 그림 8(b)는 단일 전력증폭기와 DSS 전력증폭기의 측정된 인접 채널 누설 전력비 값을 나타낸다. 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터의 출력 전압 V_{LV_1}, V_{LV_2}, V_{LV_3}, V_{LV_4}은 평균 출력 전력에 따라 최적화되어 인접 채널 누설 전력비 수준을 −30 dBc로 유지하였다. 제안하는 DSS 변조기를 사용하여 개선한 효율의 양이 그림 8(c)에 제시되어 있다. 평균 출력 전력 22 dBm에서 7.1%의 효율 개선을 얻었고, 18 dBm에서 8.7%의 최대의 효율 개선을 얻었다. 그림 8(d)는 평균 출력 전력에 따라 최적화된 전압을 보여준다. 평균 출력 전력이 낮아짐에 따라 전압을 감소시켜서 낮은 평균 출력에서도 효율을 더 개선하였다.

그림 8. | Fig. 8. 제안하는 4-level DSS 전력증폭기의 측정 성능 | Measured performance of the proposed 4-level DSS PA.

Download Original Figure

제안된 DSS 변조기 및 DSS 전력증폭기의 성능 요약과 이전에 보고된 변조기를 적용한 전력증폭기의 성능이 표 1에 제시되었다. DSS 기법을 사용한 이전에 보고된 회로 성능들과 비교하여 가장 높은 38.9%의 PAE 성능을 가진다. 또한, 제안한 DSS 변조기를 통하여 7.2 %의 PAE를 개선하였고, 이는 이전에 보고된 것들과 비교하여 가장 높은 효율 개선을 보인다.

Ⅳ. 결 론

본 논문에서는 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터와 서플라이 스위칭 회로로 구성된 새로운 4-level DSS 변조기를 제안하여 CMOS 전력증폭기의 효율을 개선하였다. 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터를 통하여 4개의 전압을 생성하였고, 이 생성된 전압들은 평균 출력 전력이 감소함에 따라 효율을 더 개선하기 위해 점진적으로 감소한다. 제안된 DSS 변조기의 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터, 서플라이 스위칭 회로, 전력증폭기 IC는 모두 매그나칩의 0.18 μm CMOS 공정을 사용하여 제작되었다. 제안하는 DSS 전력증폭기는 1.75 GHz의 중심 주파수에서 LTE 16-QAM 신호를 사용하여 측정되었다. 평균 출력 전력 22 dBm에서 −30.0 dBc의 인접 채널 누설 전력비를 가지며, 이때, 38.9%의 PAE 성능을 가진다. 제안된 DSS 전력증폭기의 최대 평균 전력에서의 PAE 개선은 단일 전력증폭기와 비교했을 때 7.2%이고, 최대의 효율 개선량은 평균 출력 전력 18 dBm에서 8.7%이다.