전류 피크를 낮춘 SSPA 펄스변조 바이어스 회로 설계

Ⅰ. 서 론

누리호(한국형발사체, KSLV-II, Korea Space Launch Vehicle-II) 최상단에는 C-밴드 트랜스폰더(transponder)와 C-밴드 안테나가 탑재되며, 지상 레이다의 발사체 위치 추적에 활용된다. 트랜스폰더는 레이다에서 송신한 질의펄스(interrogation pulse) 신호를 수신하고, 이에 따른 응답펄스(reply pulse)를 지상으로 송신한다.

트랜스폰더의 송신부는 SSPA(Solid-State Power Amplifier)를 이용하여 RF(Radio Frequency) 응답펄스를 증폭한다. SSPA 방식은 마그네트론을 이용한 증폭방식에 비해 안정적이고, 저전압 구동이 가능하며, 기밀 유지의 필요성이 없는 등 장점이 있다. 트랜스폰더 송신 펄스의 피크전력 규격은 듀얼 포트 각각 50 dBm 이상, 펄스폭(t_PW)은 정격 500 ns, 펄스의 상승시간(rising time) 및 하강시간(falling time) 등의 규격은 IRIG(Inter-Range Instrumentation Group) 262-02 표준을 따르며 표 1과 같다^[1]. PRF(Pulse Repetition Frequency, f_PR)는 최대 2,600 Hz 이내에서 가변적이며, 이에 따른 송신 펄스의 듀티비(duty ratio)는 최대 0.13 % 이내이다.

트랜스폰더의 송신부는 주파수합성기(frequency synthesizer), RF SPST(Single Pole Single Throw) 스위치 및 다단의 SSPA 등으로 구성된다. 주파수합성기는 5 GHz 대역의 CW(Continuous Wave) 송신 주파수 신호원이며, FPGA(Field Programmable Gate Array)는 응답펄스의 트리거링에 따라 RF SPST 스위치를 500 ns 동안 On하여 펄스로 진폭변조(amplitude modulation: AM)한다. FPGA가 RF 스위치의 On/Off 시점에 따라 SSPA의 드레인 바이어스 전원을 제어하는 펄스변조 바이어스 회로가 있으며, 스위치의 On/Off 시점 전후로 일정한 여유를 두고 전원공급을 하여 신호가 안정적으로 증폭되도록 한다^[2]～^[6]. SSPA의 게이트 바이어스 전원은 연속적으로 공급한다. 그림 1은 RF 스위치 제어와 SSPA의 바이어스 제어를 도식적으로 나타낸 것이다.

그림 1. | Fig. 1. RF 펄스변조 및 SSPA 드레인 바이어스 스위칭 | RF pulse modulation and switching of SSPA drain bias.

Download Original Figure

펄스 모드로 동작하는 SSPA의 전류 소모는 RF 증폭 구 간에서는 크지만, 듀티비를 고려한 평균은 작은 것이 특징이다. 일반적으로 펄스변조 전원회로는 참고문헌 [4],[6],[7]과 같이 커패시터 뱅크(capacitor bank)를 이용하여 SSPA에 순간적인 전류를 공급하며, 커패시터 뱅크는 바이어스 제어에 따라 방전 및 충전된다.

커패시터 뱅크의 충전으로 인한 전류 피크가 크면 전원부 소자의 전류 정격을 높이거나 구성이 복잡해질 수 있으며, 발사체 탑재 환경에서 전원버스에 연결된 다른 장치에 영향을 줄 수 있어 바람직하지 않다. 본 논문의 2장에서는 커패시터 뱅크의 충전 전류 피크를 낮추기 위한 펄스변조 바이어스 회로 구성 및 분석을 살펴보고, 3장에서는 이에 대한 모의 시험 결과를 제시하였다. 4장에서는 시제품의 전류 피크 측정 결과를 확인하였다.

Ⅱ. SSPA 펄스변조 바이어스 회로

트랜스폰더의 전원부는 그림 2와 같이 전원분배장치에서 28±6 V의 전원을 공급받으며, DC/DC 컨버터의 스위칭 잡음을 억제하기 위한 EMI(Electromagnetic Interference) 필터, 역전압 보호를 위한 다이오드, 절연형(isolation) DC/DC 컨버터 등으로 구성된다. SSPA의 드레인 전원은 DC/DC 컨버터에 연결된 LDO(Low Drop-Out) 선형(linear) 전압 레귤레이터를 이용한다. SSPA의 다단 구성에 따라 레귤레이터를 포함한 펄스변조 바이어스 회로는 복수로 구성되었다. 그림 2는 트랜스폰더 전원부에서 SSPA의 드레인 바이어스와 관련된 부분을 나타낸 것이며, 추가적으로 수신부의 전원 공급을 위한 DC/DC 컨버터와 레귤레이터 등이 있다.

그림 2. | Fig. 2. 트랜스폰더 전원부의 SSPA 펄스변조 바이어스 블록다이어그램 | Block diagram for power supply circuit of the transponder related with pulse modulation bias of SSPA.

Download Original Figure

그림 3은 펄스변조 바이어스 회로의 블록다이어그램이며, MOSFET(Metal Oxide Field Effect Transistor) 드라이버는 MOSFET 게이트의 커패시턴스 충전에 필요한 전류를 빠르게 공급함으로써 MOSFET이 고속으로 스위칭되도록 한다. MOSFET이 도통되면 커패시터 뱅크는 방전되어 SSPA 드레인에 전원을 공급하며, 방전된 전하량은 다음과 같이 나타낼 수 있다.

그림 3. | Fig. 3. SSPA 펄스변조 바이어스 회로 | Pulse modulation bias circuit for SSPA.

Download Original Figure

여기에서 i_DS는 SSPA의 드레인 전류이다. 방전으로 인한 커패시터 뱅크의 전압 하강은 다음과 같다.

여기에서 C_B는 커패시터 뱅크의 용량이다. 예를 들어 1 μs 동안 바이어스를 걸어줄 때 i_DS가 20 A로 일정하다면, C_B=300 μF일 때 ΔV는 66.7 mV로 산출된다. 단, i_DS는 RF 스위치 On/Off 및 바이어스 전압 변화에 따라 변동될 수 있으며 단순화를 위해 이와 같이 산출하였다.

그림 3은 참고문헌 [4],[6],[7]의 기존 회로와는 다르게 커패시터 뱅크의 충전 시 발생하는 전류 피크를 억제하기 위한 인덕터가 추가되었으며, 레귤레이터와 커패시터 뱅크 사이에 위치한다. 인덕터의 용량을 L, 이것의 DCR(DC Resistance)을 R_DCR, 커패시터 뱅크의 ESR(Equivalent Series Resistance)을 R_ESR이라 하였을 때 전류는 다음과 같이 표현 할 수 있다.

여기에서 $V_{C_B}$는 커패시터 뱅크가 방전 후 잔존하는 전압이며, V_S(t)는 레귤레이터의 출력 전압이다. 레귤레이터는 전압 제어 피드백에 따라 V_S(t)가 정격 출력 전압으로 복귀하도록 전류를 공급할 것이다. 위 식은 전형적인 RLC 회로에 관한 것이지만, V_S(t)는 레귤레이터의 특성을 따른다.

인덕터에 따른 전류 특성을 분석하기 위하여 V_S(t)를 정격 출력 전압인 상수로 근사화하면, 식 (3)은 이차 미분방정식의 특성에 따라 임계댐핑(critical damping), 오버댐핑(overdamping) 및 언더댐핑(underdamping)인 경우로 나 뉜다^[5]. 첫 번째 $L=\frac{R^2{C}_B}{4}$인 조건에서 전류는 임계댐핑 되며, 다음과 같이 나타낼 수 있다.

여기에서 c₁과 c₂는 초기 조건에 의해 결정되는 계수(coefficients)이고, τ는 댐핑의 시정수(time constant)로서 t=3τ가 되는 시점에서 전류는 상당 부분 수렴할 것이다. 펄스의 최소 주기인 384.6 μs(최대 PRF 2,600 Hz) 내에 커패시터 뱅크의 충전이 대부분 이루어지기 위하여 3τ < 384.6 μs가 되는 것이 바람직할 것이다. 시정수 τ의 감소를 위해 인덕터의 용량을 줄일 수 있지만, 이에 따른 DCR 또한 감소되어 원치 않는 결과를 얻을 수 있으므로 유의해야 한다.

두 번째 인 조건에서 전류는 오버댐핑되며, 두 시정수는 다음과 같이 나타낼 수 있다.

τ₁ > τ이고 전류의 수렴 시간은 시정수가 큰 값에 의존하므로 3τ₁ < 384.6 μs이 바람직할 것이다. 마지막으로 $L>\frac{R^2{C}_B}{4}$인 조건에서 전류는 언더댐핑되어 전류가 최초로 0으로 수렴하는 시간은 임계댐핑인 경우보다 짧아지지만, 오실레이션으로 전류 소모가 증가할 수 있다. 시정수는 식 (4)의 τ와 같으며, 오실레이션의 주파수 성분 f_d는 다음과 같다.

댐핑 과정에서 오실레이션의 영향이 크지 않도록 이 만족되면 바람직할 것이다.

회로 구동에서 레귤레이터의 출력 전압 V_S(t)는 피드백 제어에 따라 정격 출력 전압으로 수렴할 것이고, 레귤레이터의 정격 최대 전류, 제어 특성 등으로 인하여 댐핑 조건 및 수렴시간에 대한 결과는 분석과 차이가 있을 수 있다. 시정수 및 오실레이션 주파수에 관한 조건은 반드시 준수되어야 하는 사항은 아니며, 설계 시 권고 사항으로 활용하면 될 것이다.

Ⅲ. 모의 시험 결과

Orcad Pspice를 이용한 회로 시뮬레이션에서 그림 3의 레귤레이터 입력단은 이상적인 +12 V 전원 소스이고, 이것의 출력 전압은 정격 +10 V로 모델링하였다. 바이어스 회로의 부하단은 부하 전류를 바탕으로 저항으로 모사하였다. 시뮬레이션에서 I_DS ≈ 20 A, MOSFET 드라이버 제어 신호의 On 시간 1 μs, 이것의 상승시간 t_R=10 ns, 이것의 하강시간 t_F=10 ns, C_B=300 μF, R_ESR=10 mΩ 으로 설정하였다. 인덕터는 표 2와 같이 다섯 가지 경우를 고려하였다. 1번부터 4번까지는 언더댐핑인 조건이고 5번은 오버댐핑인 조건이다. 각각의 시정수와 오실레이션 주파수는 식 (4)～(6)에 따라 나타내었으며, 2번과 3번의 시정수와 오실레이션 주파수는 설계 기준 조건을 만족하는 경우이다.

커패시터 뱅크가 완충된 상태에서 방전 및 충전 특성을 관찰하기 위하여 펄스변조 바이어스를 1회 On/Off 한 경우를 모의하였다. 부하의 전류 및 전압 특성은 그림 4와 같으며, X축 시간 단위는 1 μs이다. MOSFET 드라이버 제어 신호의 On 시간은 t=0～1 μs이지만, 부하에 전류가 공급된 시간은 드라이버의 지연 및 MOSFET 게이트의 커 패시턴스 성분 등으로 인하여 이보다 크게 모델링되었다.

그림 4. | Fig. 4. 부하 전류 및 MOSFET 드라이버 제어전압 모델링 | Load current and MOSFET driver control voltage.

Download Original Figure

인덕터가 없는 경우, 커패시터 뱅크의 충전 전류는 그림 5와 같으며, 이것은 레귤레이터의 입력 전류이다. 그림 5에서 X 축의 단위는 200 μs이다. 충전 초기에 4 A 이상의 전류 피크가 관찰되며, 이후 전류는 레귤레이터의 단락 조건에서의 최대 전류 모델링에 따라 약 2 A로 제한되는 특성을 보인 후 빠른 속도로 수렴한다.

그림 5. | Fig. 5. 인덕터가 없을 때 충전 전류 | Charging current without inductor.

Download Original Figure

표 2의 인덕터에 따른 커패시터 뱅크의 충전 전류 특성은 그림 6(a)와 같으며, 인덕터가 없는 그림 5에 비하여 전류 피크가 크게 낮아짐을 확인할 수 있다. 또한, 인덕터 용량이 커짐에 따라 전류 피크는 낮아지지만 수렴시간은 DCR의 영향으로 일정한 경향성을 보이지 않았다. L=10 μH일 때에는 f_d가 커서 오실레이션 경향이 크게 나타났지만, L=22 μH, 33 μH, 68 μH인 경우에는 오실레이션이 미비하였다. 이러한 오실레이션 특성은 표 2의 f_d 분석 결과와 유사하였다. L=22 μH, 33 μH인 경우, t=384.6 μs일 때 전류는 상당 부분 수렴하였지만, 시정수가 큰 L=68 μH, 100 μH인 경우에는 수렴 시간이 상대적으로 길었다. 이러한 수렴 특성은 표 2의 시정수 분석 결과와 유사하였다.

그림 6. | Fig. 6. 인덕터에 따른 충전 전류와 커패시터 뱅크의 전압 | Charging current and voltage of capacitor bank corresponding to inductors.

Download Original Figure

그림 6의 (b)는 충전에 따른 커패시터 뱅크의 전압을 나타내었다. 그림 4에서 바이어스 구간이 1 μs보다 크게 모델링되어 커패시터 뱅크의 방전으로 인한 전압 강하 ΔV는 식 (1)에서 산출한 66.7 mV에 비해 다소 큰 것을 알 수 있다. 인덕터가 없는 경우, +10 V로의 전압 회복은 매우 빠르게 됨을 알 수 있다.

최대 PRF인 2,600 Hz에서 커패시터 뱅크의 방전이 이뤄질 때 인덕터에 따른 커패시터 뱅크의 충전 특성은 그림 7과 같다. 시정수가 큰 L=68 μH, 100 μH인 경우에는 수렴 시간이 길어 커패시터 뱅크의 충전 전압이 +10 V보다 작은 것을 알 수 있다. 이러한 경우, 시간이 지남에 따라 SSPA의 바이어스 전압이 하강할 수 있으며, RF 출력 특성 에 영향을 줄 수 있다. 그림 6과 그림 7을 통하여 L=22 μH, 33 μH인 경우 오실레이션 및 수렴 특성이 양호한 것을 알 수 있다.

그림 7. | Fig. 7. PRF 2,600 Hz일 때 인덕터에 따른 충전 전류와 커패시터 뱅크의 전압 | Charging current and voltage of capacitor bank corresponding to inductors for PRF 2,600 Hz.

Download Original Figure

Ⅳ. 시제품 전류 측정 결과

트랜스폰더의 시제품(prototype) 1의 펄스변조 바이어스 회로에는 레귤레이터와 커패시터 뱅크 사이에 인덕터가 없으며, 시제품 2에서는 표 2의 33 μH 인덕터가 적용되었다. 33 μH 인덕터는 22 μH 인덕터에 비해 전류 피크가 낮을 것으로 예상된다. 전류는 전류 프로브(current probe)와 오실로스코프를 이용하여 그림 2의 외부 전원 입력단에서 측정하였으며, 외부 전원은 +28 V로 설정하였다. 전류 측정 결과에는 EMI 필터, DC/DC 컨버터 등의 특성과 트랜스폰더의 대기(stand-by) 상태에서의 전류가 반영되며, SSPA의 다단 구성에 따라 바이어스 회로가 복수로 구성되어 3장의 모의 시험결과와 차이가 있을 수 있다. 비록 시제품 1과 시제품 2는 SSPA 구성, DC/DC 컨버터, EMI 필터 구성 등에서 다소 다른 부분이 있지만, 인덕터 유무에 따른 전류 피크의 경향은 확인할 수 있다.

인덕터가 적용되지 않는 시제품 1의 대기전류 I_s는 1.2 A이고, 전류 측정 결과는 그림 8과 같다. PRF 10 Hz일 때 전류 피크 I_p는 12.8 A이고, 피크와 대기 전류와의 차이 ΔI_p는 다음과 같이 표현되며 11.6 A이다.

그림 8. | Fig. 8. 인덕터가 없는 시제품 1의 전류 측정 결과 | Current measurement results of prototype 1 without inductor.

Download Original Figure

PRF 2,600 Hz일 때 I_p는 6.2 A, ΔI_p는 5.0 A, 평균 I_m은 1.7 A이고, 평균과 대기 전류와의 차이 ΔI_m은 다음과 같이 나타내며 0.5 A이다.

대기 전류를 제외한 전류 피크와 평균의 비는 ΔI_p와 ΔI_m의 비로 나타낼 수 있으며, PRF 2,600 Hz에서 시제품 1은 10.0 A/A로 산출된다.

그림 9는 33 μH 인덕터가 적용된 시제품 2의 전류 측정 결과이며, 시제품 2의 대기전류는 0.36 A이다. PRF 10 Hz일 때 I_p는 1.16 A이고, ΔI_p는 0.8 A이다. PRF 2,600 Hz일 때 I_p는 0.94 A, I_m은 0.61 A이며, ΔI_p=0.58 A, ΔI_m=0.25 A, ΔI_p/ΔI_m=2.3 A/A이다. 시제품 2의 수렴 시간과 오실레이션 특성은 양호하였으며, RF 펄스 측정 결과는 그림 10과 같이 표 1의 펄스의 펄스폭, 상승 및 하강 시간 등의 규격을 만족하는 것을 알 수 있다. 참고로, 시제품 1과 시제품 2의 RF 펄스폭, 상승 및 하강 시간 등의 측정결과는 유사하다. 단, 시제품 1의 RF 펄스 전력은 전력 모니터를 위한 커플링 손실로 인하여 약 48 dBm이다.

그림 9. | Fig. 9. 33 μH 인덕터가 적용된 시제품 2의 전류 측정 결과 | Current measurement results of prototype 2 with 33 μH inductors.

Download Original Figure

그림 10. | Fig. 10. 시제품 2의 RF 펄스 측정결과 | RF pulse measurement result of prototype 2.

Download Original Figure

PRF 2,600 Hz에서 시제품 1과 2의 전류 특성은 표 3에 나타내었다. ΔI_m은 SSPA 구동으로 인한 전류의 평균이며, 두 시제품은 SSPA 구성에서 다소 차이가 있어 전류 피크를 직접적으로 비교하기는 어렵다. 전류 피크의 개선은 ΔI_p와 ΔI_m의 상대적인 비로 비교할 수 있으며, 시제 품 1은 10.0 A/A에서 시제품 2는 2.3 A/A로 상당히 개선됨을 알 수 있다.

Ⅴ. 결 론

본 논문에서는 SSPA 펄스변조 바이어스 회로에서 인덕터의 충전 지연을 이용하여 전류 피크를 낮추는 것을 살펴보았다. 커패시터 뱅크의 용량과 ESR, 인덕터의 용량과 DCR에 따른 충전 전류의 댐핑 시정수와 오실레이션 주파수를 분석하였으며, 최대 PRF 2,600 Hz를 고려하여 이것의 적절한 범위를 제안하였다. 모의 시험을 통해 인덕터 유무에 따른 전류 피크의 차이를 확인하였으며, 인덕터에 따른 충전 전류의 댐핑과 오실레이션 특성은 분석 결과와 유사하였다. 인덕터가 없어 전류 피크가 큰 시제품 1과 인덕터를 적용하여 전류 피크를 낮춘 시제품 2의 측정 결과를 비교하였으며, 본 논문에서 제안하는 기법이 효과적임을 확인하였다.