PDF Download
PubReader
Export Citation
Email the Author
Share Facebook
Share Twitter
Cited by 0 Article
Metrics (View:5,559)
Ⅰ. 서 론
RF(Radio Frequency) 전단(front-end)에서 시작해서 ADC (Analog to Digital Converter)까지 이어지는 수신기 구조는 여러 시스템에 널리 사용되고 있다[1].
대부분의 수신기는 아날로그 믹서(mixer)를 통해 신호의 대역을 기저대역(base band)에 가까운 중간주파수(intermediate frequency, IF) 대역으로 이동시킨 다음 Nyquist 표본화 정리를 이용하여 최대주파수의 2배 이상의 주파수로 표본화하는 방식인 헤테로다인(Heterodyne) 방식을 널리 사용한다. 이에 반해 직접 RF 표본화 수신기는 안테나와 증폭기만을 거친 RF 대역의 수신 신호를 직접 표본화하여 복조하는 수신기 설계 방식이다[2]. 직접 RF 표본화 수신 방식은 매우 오래된 기술이고, 간단한 구조임에도 불구하고, 무선 수신기의 가장 중요한 성능인 수신 감도가 떨어져 헤테로다인 방식이 널리 사용되었다. 하지만 최근 IC기술의 발달로 ADC의 해상도(resolution)가 향상되고, 입력주파수 대역도 향상되고 있다. 또한 크기가 작고 소모 전력이 적은 디지털 칩들이 개발되면서, 한정된 공간에 최적의 성능을 내야 하는 디지털 수신기는 직접 RF 표본화 방식으로 널리 개발되고 있다.
주파수 대역 중 L밴드(1～2 GHz)는 경로 손실이 적고, 높은 출력을 유지할 수 있다는 장점이 있어 LTE(Long Term Evolution), GNSS(Global Navigation Satellite System), 레이다(RADAR) 등 여러 시스템에서 사용되고 있다[3]. 특히 레이다의 경우, 기존 레이다는 2～18 GHz를 많이 사용했지만, 관측 폭이 넓어 광역 관측에 적합하다는 이점이 있어 L밴드 레이다가 널리 개발되고 있다[4]. 현대의 디지털 수신기는 소형화, 저전력의 성능을 요구하지만, 주파수 대역이 낮아지면서 안테나의 크기가 증가함에 따라 기존보다 장비의 사이즈가 커진다는 단점이 있다. 소형화를 위해서는 안테나의 크기를 줄이려는 노력뿐만 아니라, 수신기의 크기를 줄이려는 노력이 필요하다[5],[6]. 따라서 L대역 직접 RF 표본화 방식 디지털 수신기 개발이 필요하다. 기존의 L대역 직접 RF 표본화 방식의 디지털 수신기는 주로 GNSS 수신기로 개발되었다. 하지만 GNSS 수신기는 협대역 수신기이고, 동적 범위가 넓지 않아 신호의 수집, 분석에는 부적합하다.
본 논문에서는 L대역 신호 수집을 위한 소형의 다중 채널 디지털 수신기 설계를 위해 직접 RF 표본화 기반 방식을 이용하였다. 디지털 수신기 설계를 위해 수신기의 시스템 파라미터를 기반으로 주요 설계 파라미터를 도출하였고, NI사의 VSS를 이용하여 수신기를 설계 후, 실제 디지털 수신기를 제작하였다. 수신기의 성능을 분석하기 위해 제작된 수신기와 시뮬레이션 모델을 서로 비교 분석하였다. 수신기의 주요 시스템 파라미터 및 관련 설계 사항을 Ⅱ장에서 설명 및 도출 후 디지털 수신기를 설계하였고, Ⅲ장에서 제작된 수신기의 성능 측정을 위한 시험 구성도를 설명 후, 시뮬레이션으로 구현한 디지털 수신기와 실제 제작된 수신기의 성능을 비교 분석하고, Ⅳ장에서 결론을 도출한다.
Ⅱ. 수신기 설계
직접 RF 표본화 수신기는 안테나를 통해 수신된 신호를 대역통과 필터링(band pass filtering)과 증폭단(amplifier)을 통과하면서 원하는 대역 내의 신호를 증폭 후 AD 변환기로 표본화한다[2],[7]. 표본화 이후의 과정은 FPGA(Field Programmable Gate Array), DSP(Digital Signal Processor) 등 디지털 단에서 이루어진다[3]. 본 장에서는 직접 RF 표본화 디지털 수신기 설계를 위한 설정된 시스템 파라미터를 기반으로 주요 설계 사항을 도출하였고, 이를 기반으로 시뮬레이션 모델의 디지털 수신기를 설계하였다.
표 1은 디지털 수신기 설계를 위한 시스템 파라미터를 나타낸다.
| Parameter | Unit | Value |
|---|---|---|
| Bandwidth | MHz | 60 |
| Receive sensitivity | dBm | −100 |
| Dynamic range | dB | 60 |
| Input range | dB | 90 |
| Minimum SNR | dB | 25 |
수신 대역폭 기준 열잡음은 식 (1)을 이용하면, −96.22 dBm으로 설정된다[8],[9].
식에서 NT, BW는 각각 수신 대역폭 기준 열잡음, 대역폭을 나타낸다. 식 (1)의 결과로 열잡음이 수신감도의 신호보다 크므로 FFT를 통한 이득 향상이 필요하다. 최소 탐지 가능한 SNR을 만족하기 위한 FFT point는 식 (2)로부터 산출이 가능하다[8].
식에서 Pmin은 수신 감도, NF는 잡음 지수, M은 FFT point를 나타내며, 잡음 지수는 설계 마진을 고려하여 5 dB로 가정하였다. 식 (2)로 산출되는 최소 FFT point(M)는 4,096이다.
시간 영역의 연속 신호를 표본화하면 표본화 주파수 마다 그 신호의 스펙트럼이 반복되는데, 부적합한 표본화 주파수로 인해 반복 스펙트럼이 겹치는 현상을 에일리어싱(aliasing)이라 한다[4],[10]. 직접 RF 표본화는 반복 스펙트럼이 서로 겹치지 않도록 표본화 주파수를 정하여 통과대역 신호를 직접 표본화하는 방식이다. 반복 스펙트럼이 겹치지 않기 위해서는 표본화 주파수는 다음의 식을 만족해야 한다[10].
여기서 fL, fH는 각각 신호의 최저 주파수 및 최대 주파수를 나타내고, B는 신호의 대역폭으로 B=fH-fL을 나타내며, ⌊x⌋는 x보다 크기 않은 최대 정수를 나타내고, k는 RF 신호 대역과 기저대역 사이에 존재하는 반복 스펙트럼의 개수를 나타낸다.
직접 RF 표본화의 대표적인 단점으로 표본화 이후 스펙트럼이 표본화 주파수마다 반복됨에 따라, 신호대역 이외의 주파수대에 존재하는 잡음이 반복되어 중첩되는 에일리어싱 잡음(aliasing noise)이 있다[3]. 에일리어싱 잡음을 감소시키기 위해서는 잡음의 스펙트럼이 신호의 스펙트럼과 중첩되지 않도록 표본화를 수행하기 이전에 대역통과 필터를 통해 일정 대역 이외의 잡음을 제거하고, 표본화 주파수를 크게 하여 스펙트럼이 반복되는 간격을 넓혀 잡음의 스펙트럼이 신호의 스펙트럼과 겹치지 않도록 한다. 따라서 표본화 주파수를 증가시키면 대역 통과 필터의 대역폭을 증가시킬 수 있고, 천이영역에서의 필터 특성이 예리하지 않아도 에일리어싱 잡음의 크기를 감소시킬 수 있다.
본 논문에서 제안하는 L대역 직접 RF 표본화 수신기를 위해 선정된 ADC는 잡음의 영향을 줄이기 위해 차동신호 출력을 내고, 14비트의 해상도를 갖는 Analog Device사의 AD9684이다[11]. 선정된 ADC는 최대 500 MSPS의 표본화 주파수를 가지며, 소형화의 특성을 만족하기 위해 2채널 ADC를 포함한다.
설계된 수신기는 크게 안테나, RF 수신부, 신호처리부로 구성되어 있다. 안테나는 RF 신호 수신을 위해 중심 주파수에서 대역폭 60 MHz를 만족하도록 설계되었고, RF 수신부와 RF 케이블로 연결된다. RF 수신부는 안테나와 RF 케이블로 연결되어 RF 신호를 수신한다. 이를 증폭 및 필터링하여 신호처리부의 ADC 입력부로 RF 신호를 출력한다. 신호처리부는 RF 수신부로부터 입력되는 신호를 ADC에서 500 MSPS로 샘플링후 이를 4:1 DDC(digital down converter)를 적용하여 12 MSPS의 I/Q 데이터를 생성 후 디지털 신호처리를 수행한다.
그림 1은 RF 수신부의 상세 계통도이다. RF 수신부는 입력 동적범위 및 순시 동적범위를 만족시키기 위해 −10～−100 dBm 신호를 입력받아 3～−57 dBm 출력을 신호처 리부의 ADC에 전달한다. 입력 신호 세기가 출력 신호 세기의 범위보다 30 dB 더 넓으므로 RF 수신부는 30 dB 범위의 자동이득제어(automatic gain control) 기능을 수행하여 신호처리부의 ADC 동적 범위 내에 맞춰준다.
그림 2는 자동이득 제어 계통도 및 자동이득 제어 설정 값을 나타낸다. 자동이득제어의 흐름을 살펴보면, 안테나로부터 수신된 RF 신호는 리미터, directional coupler를 거쳐 RF 신호의 일부를 샘플링하게 된다. 샘플링된 신호는 RF detector에서 전압 신호로 변경되고, 이후 OP Amp.로 구성된 비교기를 통과하여 high 또는 low 신호로 출력되어 신호처리부의 FPGA로 입력된다. FPGA는 입력된 신호에 따라 RF 수신부의 DVGA(Digital Variable Gain Amplifier)의 이득을 제어하여 RF 수신부의 이득을 조절한다. 이때 수신된 RF 신호의 크기가 −40 dBm보다 크면 비교기에서 low로 출력되어 신호처리부의 FPGA는 RF 수신부의 DVGA 이득을 10 dB로 설정하고, 이에 따라 RF 수신부의 경로 이득을 13 dB로 설정하게 된다. 반대로 RF 신호의 크기가 −40 dBm 이하인 경우 비교기에서 high로 출력되어 신호처리부의 FPGA는 DVGA 이득을 40 dB로 설정하고, 이에 따라 RF 수신부의 경로 이득을 43 dB로 설정하게 된다. 이와 같은 과정을 통해 30 dB의 자동이득조절범위를 구현하였고, 그림 3과 같이 RF 수신부는 입력신호세기 범위를 신호처리부의 ADC 동적 범위 내에 맞춰 출력할 수 있다.
그림 4는 NI사의 AWR Design Environment 11 VSS를 이용하여 설계된 RF 수신부 구성도이다.
그림 5～그림 7은 각각 시뮬레이션 모델의 수신 대역폭, 순시동적범위, 자동이득제어 시험 결과이다. 수신 대역폭 확인을 위해 60 MHz의 잡음 신호를 모의하여 주입하였고, 순시 동적범위 시험을 위해 중심 주파수와 15 MHz 떨어진 주파수에 각각 −10 dBm과 −70 dBm의 모의 신호를 동시에 주입하였고, 자동이득제어 확인을 위해 −50 dBm, −30 dBm의 모의 신호를 주입하였다.
시뮬레이션 결과, 설계된 디지털 수신기는 중심 주파수 기준 ±30 MHz의 수신 대역폭을 만족하고, 수신감도 −100 dBm을 만족하였다. 또한 62.198 dB의 순시 동적범위 확보가 가능하고, 입력 신호 세기에 따라 각각 42.69 dB와 12.67 dB의 자동이득제어가 가능하다. 시뮬레이션 결과로 시스템 파라미터를 만족하는 수신기 설계가 가능함을 보였다.
Ⅲ. 수신기 제작 및 성능 분석
본 장에서는 시뮬레이션 모델을 기반으로 디지털 수신기를 제작하였고, 제작된 수신기와 시뮬레이션 모델의 성능을 비교 분석한다.
그림 8은 실제 제작된 디지털 수신기를 나타낸다. 그림 8의 위는 RF 수신부이고, 그림 8의 아래는 ADC부이다. 다중 채널 디지털 수신기 구현을 위해 4채널의 RF 수신부와 2개의 2채널 ADC를 이용하였다. RF 수신부는 16.9×4 cm의 크기이고, ADC부는 16.9×12.5 cm 크기이다.
제작된 디지털 수신기의 성능을 측정하기 위해서는 기준용 계측 장비가 필요하다. 그림 9는 순시 동적범위 측정을 위한 시험 구성도이고, 그림 10은 수신 대역폭, 자동이득제어, 수신감도 측정을 위한 시험 구성도이다. 시험 결과를 직관적으로 비교하기 위해 입력 신호 세기는 시뮬레이션 시험 시와 동일하게 주입하였다. 순시 동적범위 측정을 위해 시뮬레이션 시험과 같이 중심 주파수와 15 MHz 떨어진 주파수에 다른 신호세기로 주입하여 성능을 측정하였고, 자동이득제어 성능 측정을 위해 RF 수신부 처리 이후의 신호를 신호분석기에 주입하여 성능을 측정하였다. 수신감도 측정을 위해 그림 10의 시험 구성도에서 입력 신호세기 −100 dBm부터 1 dB 단위로 낮춰가면서 FFT 결과가 임계치를 넘지 않고, SNR이 25 dB보다 작을 때까지 측정하였고, 수신 대역폭 측정을 위해 중심 주파수 및 대역폭 양 끝단에 톤(tone) 신호를 동시에 주입하였다. 시험결과, 신호의 수신감도는 −102 dBm으로 측정되었고, 수신 대역폭을 만족하였다. 그림 11은 수신 대역폭 시험 결과이고, 그림 12는 입력 신호세기 −70 dBm, −10 dBm에서 순시동적범위 시험 결과이고, 그림 13은 입력 신호세기 각각 입력 신호세기 −30 dBm, −50 dBm에서 자동이득 제어 시험 결과이다.
측정결과 제작된 디지털 수신기는 시뮬레이션 모델의 결과와 유사한 경향을 확인하였고, 수신대역폭 60 MHz를 만족하였다. 또한, 62.7 dB의 순시동적범위 확보가 가능하고, 입력 신호세기 −30 dBm에서 13.35 dB, −50 dBm에서 44.11 dB의 이득제어가 가능하다. 표 2는 시스템 파라미터와 시뮬레이션 결과, 측정 결과를 정리한 결과이다. 제작된 디지털 수신기는 시스템 파라미터를 만족하면서 비교적 우수한 성능을 나타냄을 확인할 수 있다.
| Parameter | Unit | System parameter | Simulation result | Measurement result |
|---|---|---|---|---|
| Bandwidth | MHz | 60 | 60 | 60 |
| Receive sensitivity | dBm | −100 | −100 | −102 |
| Dynamic range | dB | 60 | 62.198 | 62.7 |
| AGC | dB | 13 | 12.67 | 13.35 |
| 43 | 42.69 | 44.11 |
Ⅳ. 결 론
본 논문에서는 L대역 신호 수신을 위한 직접 RF 표본화 기반 다채널 디지털 수신기를 설계하고 제작하여 그 성능을 비교하였다. 설계된 디지털 수신기는 안테나, RF 수신부, 신호처리부로 구성되어 있고, 동적범위를 만족하기 위해 자동이득제어 기능을 보유하고 있다. 설계된 시뮬레이션 기반 수신기와 실제 제작된 수신기의 성능을 비교 분석한 결과, 제작된 수신기는 시뮬레이션 모델과 유사한 경향성을 가지며, 수신감도는 −102 dBm이고, 62.7dB의 순시 동적범위를 보유하며, 입력 신호 세기에 따라 각각 13.35 dB와 44.11 dB의 자동이득제어가 가능하다. 따라서 소형, 저전력의 특성을 만족하므로 L대역 신호 수집을 위해 다양한 플랫폼에 탑재 가능한 L대역 직접 RF 표본화 기반 디지털 수신기 제작이 가능하다.
