비선형 HPA 환경을 고려한 4D-8PSK-TCM 시스템의 설계 및 분석

4D-8PSK-TCM 송신기는 차동 부호기(differential encoder), 콘볼루션 부호기(convolutional coder), 성좌도 맵퍼(constellation mapper), 8PSK 변조기(modulator)로 구성된다^[2],^[3].

차동 부호기는 입력 비트 중 3개의 비트를 선택하여 처리한다. 전송효율이 2인 송신기의 경우 x₁, x₅, x₈, 전송효율이 2.25인 송신기의 경우 x₂, x₆, x₉ 비트가 선택된다. 차동 부호기에서 입력받은 3개의 비트는 출력되는 3개의 비트와 모듈로-8 덧셈기(modulo-8 adder)를 통해 합쳐진다. 콘볼루션 부호기는 부호화율(code rate)이 3/4이며, 3개의 비트를 입력 받고, 새로운 1비트를 생성한다. 콘볼루션 부호기는 내부에 6개의 메모리 레지스터(memory register)를 가지며, 구속장 길이(constraint length)는 7이다. 따라서 콘볼루션 부호기는 총 64개의 상태를 갖는다. 4D-8PSK-TCM 송신기는 전송 모드와 관계없이 모두 동일한 차동 부호기와 콘볼루션 부호기를 사용한다. 차동 인코딩과 콘볼루션 코딩이 완료된 후, 생성된 비트들은 성좌도 맵퍼에 입력된다. 성좌도 맵퍼에서는 모듈로-8 덧셈기를 이용하여 입력 비트들을 4개의 8-PSK 심볼을 생성하기 위한 12개의 비트로 변환한다. 최종적으로 8-PSK 변조기에서는 3개의 비트씩 8-PSK 변조를 수행하여 4개의 8-PSK 심볼을 생성하고, 이를 순서대로 전송한다.

그림 1은 4D-8PSK-TCM 송신기의 블록도를 나타낸다. 송신기는 한 번에 송신하는 비트의 수가 각각 8, 9개이다. 따라서 성좌도 맵퍼의 내부 연산은 각 송신기마다 달라진다. 다음 식 (1)과 식 (2)는 각 전송 모드에 따른 4D-8PSK-TCM 송신기에 사용되는 성좌도 맵퍼의 연산식을 나타낸다. Mod 연산은 나머지 연산자를 나타낸다.

그림 1. | Fig. 1. 4D-8PSK-TCM 송신기의 블록도 | Block diagram of 4D-8PSK-TCM transmitter.

Download Original Figure

2 bits/channel-symbol의 전송 효율을 위한 4D-8PSK-TCM 송신기의 성좌도 맵퍼의 연산식은 식 (1)과 같다^[3].

2.25 bits/channel-symbol의 전송 효율을 위한 4D-8PSK-TCM 송신기의 성좌도 맵퍼의 연산식은 식 (2)와 같다^[3].

4D-8PSK-TCM 시스템은 8-PSK 심볼을 4개의 서브셋(Subset)으로 구분한다. 4D-8PSK-TCM 송신기에서 생성되는 심볼은 각 서브셋 중 하나로 맵핑된다. 2개의 8-PSK 심볼이 1개의 서브셋으로 구분되며, 0번과 4번 심볼은 서브셋 C₀, 1번과 5번 심볼은 서브셋 C₁, 2번과 6번 심볼은 서브셋 C₂, 3번과 7번 심볼은 서브셋 C₃로 구분된다. 심볼이 맵핑되는 규칙은 콘볼루션 부호기와 성좌도 맵퍼에 의해 결정된다. 예를 들어, 2 bits/channel-symbol 효율로 전송하는 송신기에서는 한 번에 생성되는 4개의 심볼은 x⁽⁰⁾, x⁽¹⁾, x⁽²⁾, x⁽³⁾가 [0, 0, 0, 0] 일 때, [C₀, C₀, C₀, C₀] 또는 [C₂, C₂, C₂, C₂]로 맵핑된다. 이와 같은 서브셋 생성 규칙을 보조격자(auxiliary trellis) 정보라고 한다. 즉, 송신기에서 콘볼루션 부호기의 출력 비트 x⁽⁰⁾를 포함한 x⁽¹⁾, x⁽²⁾, x⁽³⁾, 총 4 비트의 경우에 수에 따라 생성되는 모든 서브셋의 규칙이 보조격자 정보에 포함되어 있다.

4D-8PSK-TCM 수신기는 한 번에 4개의 심볼을 수신 받아 처리한다. 수신기는 일반격자(general trellis)와 보조격자 정보를 이용한 Viterbi 알고리즘을 이용하여 수신신호를 복호한다^[3]～^[5]. 일반격자는 송신기의 콘볼루션 부호기에 의해 결정되며, 보조격자는 송신기의 성좌도 맵퍼 입력 비트 중 x⁽⁰⁾, x⁽¹⁾, x⁽²⁾, x⁽³⁾ 4 비트와 성좌도 맵퍼의 연산에 의해 결정된다. 그림 2는 4D-8PSK-TCM 수신기의 블록도를 나타낸다. 4D-8PSK-TCM 수신기는 TMU (Transition Metric Unit), VD(Viterbi Decoder), SDU(Symbol Detection Unit), DMU(De-Mapper Unit), DFD(Differential Decoder)로 구성된다.

그림 2. | Fig. 2. 4D-8PSK-TCM 수신기의 블록도 | Block diagram of 4D-8PSK-TCM receiver.

Download Original Figure

TMU에서는 한 번에 수신 받은 4개의 심볼을 처리한다. TMU는 수신심볼과 기준심볼(reference symbol)과의 Euclidean 거리를 계산한다. 이 계산을 통해 4개의 수신심볼과 각 서브셋간 거리 값이 얻어진다. 2개의 기준심볼이 하나의 서브셋으로 구분되므로, 한 서브셋 안의 2개의 기준심볼 중 수신심볼과 가까운 기준심볼과의 거리 값이 최종적으로 선택된다. 즉, 최종적으로 하나의 심볼과 4개의 서브셋과의 거리 값이 출력된다.

VD는 TMU 처리 후 출력되는 C0, C1, C2, C3 값과 일반격자 및 보조격자 정보를 이용하여 Viterbi 복호를 수행한다. VD는 BM(Branch Metric)과 PM(Path Metric)을 계산한 후, 최소 PM을 역추적(trace back)하면서 수신신호를 복호한다.

표 1은 전송 효율이 2 bits/channel-symbol인 4D-8PSK-TCM 시스템의 보조격자 정보를 나타낸다. 표 1의 x0, x1, x2, x3 값은 송신기의 x⁽⁰⁾, x⁽¹⁾, x⁽²⁾, x⁽³⁾값을 나타낸다. 보조격자의 상태 0에서는 송신기의 콘볼루션 인코딩규칙에 의해 x0 값은 0이어야 한다. x0가 0인 보조격자의 상태는 0, 2, 4, 6, 8, 10, 12, 14로 총 8가지이다. 이 8가지 상태들은 일반격자의 각 가지를 의미한다. 각 가지가 갖는 BM 값은 보조격자의 상태를 나타내는 서브셋의 조합 2가지 중 낮은 값으로 결정된다. 이와 같은 방법으로 상태 0에서 천이되는 각 가지의 BM 값을 계산한다. 현재 상태의 PM 값은 이전 상태의 PM 값과 현재 상태로 이동하는 BM 값을 더하여 계산한다. VD에서는 4개의 심볼이 입력될 때마다 상태를 이동하면서 일반격자에 해당하는 가능한 모든 BM과 PM을 계산한다. VD에서 BM과 PM을 계산하다가 상태 천이 회수가 설정한 역추적 깊이(trace-back depth)의 값에 도달하면 역추적을 수행한다.

그림 3은 일반격자의 격자도에서의 역추적 과정을 보여준다. VD에서 역추적 방법은 설정된 역추적 깊이에 도달했을 경우, 역방향으로 최소의 PM을 찾아가면서 최적의 경로를 찾고 최종 복호 비트를 얻는 과정이다. 하나의 가지는 인코딩된 비트 x0와 x1, x2, x3의 정보를 가지고 있다. 따라서 최소의 PM을 역추적하면서 최소 PM을 이어주는 BM이 나타내는 비트 정보를 획득할 수 있다. VD가 완료된 후에는 복호된 비트 정보와 보조격자를 이용하여 수신심볼을 최종 판정한다. 이 과정은 SDU에서 이루어진다.

그림 3. | Fig. 3. 일반격자의 격자도에서 역추적 과정 | Trace-back process in trellis diagram of general trellis.

Download Original Figure

SDU는 VD의 복호된 출력정보와 보조격자 정보를 이용하여 한 번에 처리하는 수신심볼 4개를 판정한다. SDU는 VD의 출력 4비트가 나타내는 보조격자의 상태를 확인하고, 이 상태를 위해 선택된 서브셋의 조합을 찾는다. 그리고 선택된 조합을 이루는 서브셋 안에서 각각의 심볼을 판정한다. 전송 효율이 2 bits/channel-symbol인 4D-8PSK-TCM 시스템에서는 보조격자의 각 상태를 위한 후보 서브셋 조합이 2개이며, 나머지 2.25, 2.5, 2.75 bits/channel-symbol 전송 모드에서는 이 각 상태를 위한 후보 서브셋 조합이 4개, 8개, 16개가 존재한다.

DMD은 VD의 출력 비트와 SDU의 출력 비트 정보를 이용하여 성좌도 맵퍼의 역 연산을 통해 성좌도 디맵핑(Constellation Demapping)을 수행한다. 그 후, DFD에서는 송신기에서 차동 인코딩된 비트 3개를 차동 인코딩의 역연산을 통해 차동 복호(Differential Decoding)한다. 수신기에서 TMU, VD, SDU, DMD, DFD의 과정이 모두 수행하면 최종 복호된 정보를 획득할 수 있다.

표 2는 2.25 효율의 전송 모드를 위한 보조격자 정보를 나타낸 표이다.

실제 시스템에서 HPA는 비선형 특성을 갖게 된다. 변조된 신호가 비선형 HPA를 통과할 경우 진폭 및 위상에 왜곡이 발생하여 성좌도가 왜곡되고, 스펙트럼 특성이 열화된다. 본 논문에서는 비선형 HPA 모델로 Saleh 모델을 고려하였다. Saleh 모델은 AM/AM 및 AM/PM 특성으로 나타내어진다. 식 (3) 및 식 (4)은 Saleh 모델의 특성을 나타낸다^[6].

식 (3)에서 α_a와 β_a는 진폭의 비선형 특성을 조절하는 계수를 나타내며, α_ϕ와 β_ϕ는 위상의 비선형 특성을 조절하는 계수를 나타낸다. r(t)는 입력신호의 크기를 나타낸다.

전치왜곡기는 비선형 HPA 특성의 역으로 왜곡을 시켜 신호가 HPA를 통과했을 때, 동작 영역안에서는 선형 증폭을 하며, 전체적으로 소프트 리미터(soft limiter)와 같이 동작하도록 한다. 식 (5)과 식 (6)은 Saleh 모델을 전치왜곡하는 식을 나타낸다^[7].

식 (5)은 전치왜곡기의 출력 진폭을 나타내며, 식 (6)은 전치왜곡기의 출력 위상을 나타낸다. ρ(t)와 ϕ(t)는 각각 전치왜곡기의 입력 진폭과 위상을 나타낸다. α_a, β_a, α_ϕ, β_ϕ는 Saleh 모델의 계수를 나타낸다.