J. Korean Inst. Electromagn. Eng. Sci. 2018; 29(10):773-782

pISSN: 1226-3133, eISSN: 2288-226X

DOI: https://doi.org/10.5515/KJKIEES.2018.29.10.773

논문/REGULAR PAPERS

주파수잠금회로(FLL)를 이용한 VCO의 위상잡음 개선 해석

염경환1,*, 이동현1
Analysis of the Phase Noise Improvement of a VCO Using Frequency-Locked Loop
Kyung-Whan Yeom1,*, Dong-Hyun Lee1
Author Information & Copyright ▼
1충남대학교 전파공학과
1Department of Radio Science & Engineering, Chungnam National University
*Corresponding Author: Kyung-Whan Yeom (e-mail: khyeom@cnu.ac.kr)

© Copyright 2019 The Korean Institute of Electromagnetic Engineering and Science. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/4.0/) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Received: Sep 17, 2018; Revised: Oct 08, 2018; Accepted: Oct 10, 2018

Published Online: Oct 31, 2018

요약

FLL(Frequency-Locked-Loop: 주파수 잠금회로)은 주파수-검출기(frequency detector)를 사용하여 VCO의 위상잡음을 개선하는 부-궤환(negative feedback) 시스템이다. 본 논문은 FLL에 의한 VCO의 위상잡음의 이론적 분석을 새로이 제시하였다. 분석 결과, VCO의 위상잡음은 FLL 루프-대역폭 내에서는 주파수검출기와 루프-필터로 결정된 위상잡음을 좇아가며, 반면 루프-대역폭 밖에서는 VCO의 위상잡음이 그대로 나타나게 된다. 따라서 이론적 분석 결과를 바탕으로 VCO의 위상잡음을 최소화 하는 FLL을 설계할 수 있게 된다. 또한 실험을 통하여 이론적으로 분석된 위상잡음 결과는 검증하였다.

Abstract

A frequency-locked loop(FLL) is a negative-feedback system that uses a frequency detector to improve the phase noise of a voltage-controlled oscillator(VCO). In this work, a theoretical analysis of the phase noise of a VCO in an FLL is presented. The analysis shows that the phase noise of the VCO follows the phase noise determined by the frequency detector and the loop filter within the FLL loop bandwidth, while the phase noise of the VCO appears outside the loop bandwidth. Therefore, it is possible to design an FLL that minimizes the phase noise of the VCO based on the theoretical analysis results. The theoretical phase noise results were verified through experiments.

Keywords: Frequency Locked Loop; Phase-Locked Loop; Frequency Detector; Resonator; Phase Detector

Ⅰ. 서 론

위상잡음(phase noise)은 발진기의 위상 흔들림을 나타내는 척도이며, 통신시스템 및 레이다 시스템의 성능을 결정짓는 중요한 파라미터 중 하나이다. 발진기의 위상잡음 성능을 개선하는 방법은 크게 두 가지로 구분된다. 첫 번째 방법은 발진기에 사용되는 증폭기를 잡음지수 F가 작고, 또한 작은 1/f 잡음 corner frequency fc를 갖는 능동소자를 사용하여 구성하는 것이다. 하지만 이 방법에 의한 위상잡음의 개선은 10 dB 정도이며, 혁신적인 위상잡음의 개선을 기하기 어렵다. 두 번째 방법은 높은 Q(quality factor)를 갖는 공진기를 이용하여 위상잡음을 개선하는 방법이다. 이 방법을 이용하면 분명히 효과적인 위상잡음의 개선을 가져오게 된다. 하지만 현실적으로 높은 주파수에서 높은 Q를 갖는 공진기를 얻는 것은 어렵다. 반면 구성은 복잡하지만 FLL 기법을 이용할 경우 혁신적인 위상잡음의 개선을 가져올 수 있다[1]～[4].

주파수-잠금회로(Frequency-Locked-Loop: FLL)는 주파수검출기를 이용한 부-궤환 회로로, Galani와 공동연구자들[1]은 마이크로파 영역에서 FLL을 이용한 발진기를 처음으로 발표하였다. 이 구성을 그림 1에 보였다. 이것은 VCO와 FLL이 공동의 단일 공진기를 사용하여 구성된 FLL로 볼 수 있다. 여기서 VCO 부분을 별도의 소자로 분리하고 FLL을 구성하면 그림 2와 같은 FLL의 표준적인 구조가 된다[2].

jkiees-29-10-773-g1
그림 1. | Fig. 1. 단일공진기를 사용한 발진기와 FLL의 블록도 | Block diagram of a single-resonator oscillator and FLL(frequency locked loop).
Download Original Figure
jkiees-29-10-773-g2
그림 2. | Fig. 2. FLL 블록도 | Block diagram of a FLL.
Download Original Figure

그림 2에서 주파수검출기는 위상천이기와 군지연(group delay)을 주기 위한 공진기로 구성되었다. 이후 연구는 높은 Q를 갖는 공진기를 이용한 저-위상잡음 발진기를 FLL을 이용하여 구성한 연구 결과가 발표된 바 있다[3],[4]. 최근 FLL 구조의 저-위상잡음 발진기 구성에 대한 장점에 주목하여 FBAR 공진기와 CMOS 공정을 이용하여 제작한 저-위상잡음 발진기를 발표한 바 있다[5].

관련된 국내의 연구로는 주파수 검출기를 유전체공진기와 혼합기를 이용하여 구성한 것[6]과 마이크로스트립 반-파장 공진기와 PFD(Phase Frequency Detector)를 이용하여 구성한[7] FLL을 발표한 바 있고, 참고문헌 [6]의 경우 FLL을 이용할 경우 혁신적인 위상잡음의 감소를 가져올 수 있음을 제시하였다.

그러나 참고문헌 [1]～[4]에서도 또한 유사한 국내 연구에서도 참고문헌 [6], [7], [10] FLL에서 공진기와 FLL을 구성하는 다른 부품들의 위상잡음에의 영향은 아직 정확하게 이론적으로 규명되어 있지 않다. 이러한 점에서 본 논문에서는 FLL에 사용된 각 구성품들의 위상잡음에의 영향을 이론적으로 분석하였다. 이와 같은 분석결과는 최적화된 위상잡음을 주는 FLL 구성하는데 많은 도움을 주게 되며, 또한 위상잡음의 개선을 위한 각 구성품들의 개선 방향을 명료하게 보여주게 된다. 또한 본 논문에서 정립된 이론의 실험적 검증을 위해 FLL의 각 구성품들의 특성을 실험적으로 결정한 후, 이로부터 얻어진 측정된 위상잡음을 이론적으로 도출된 위상잡음과 비교하여 정립된 이론을 검증하였다.

Ⅱ. FLL 위상잡음

2-1 FLL 모델

그림 2에 보인 일반적인 FLL의 구조를 각-주파수(angular frequency) ω를 기준으로 하여 수학적 블록도로 나타내면 그림 3과 같다. 그림 3에서 주파수검출기 Kω는 그림 2의 점선 친 부분을 나타내게 된다. 그림 3에서 ωo는 공진기의 공진주파수를 나타내며, Kω는 주파수검출기 상수로서 각-주파수 변화에 대한 검출기 전압의 변화를 나타내며, 단위는 [Volt°sec/rad]이다. 보통 단위 주파수 변화에 대한 전압의 변화로 정의되는 Kf와 식 (1)과 같은 관계에 있게 된다.

K ω = Δ V d Δ ω = Δ V d 2 π Δ f = K f 2 π
(1)
jkiees-29-10-773-g3
그림 3. | Fig. 3. FLL 블록도 | Block diagram of a FLL.
Download Original Figure

또한 그림 3에서 nT는 잡음전압으로서 루프필터 F(s)와 주파수 검출기(frequency detector: FD)에 의한 잡음을 나타낸다. 이때 주목할 것은 FD에 해당하는 잡음은 루프필터 입력 임피던스 상태에서 나타나는 잡음전압이 된다. 이것의 측정은 Ⅲ장에서 논의될 것이다. 그림 3에서 Kv는 VCO의 주파수 조정감도로 단위는 [ω/V]이다. 그리고 Δτv는 VCO의 주파수 잡음(frequency noise)을 나타낸다. VCO의 주파수 잡음과 위상잡음 PNV의 관계는 식 (2)와 같다. 여기서 ωm은 offset 각 주파수를 나타낸다.

〈 Δ ω v 2 〉 = ω m 2 P N V
(2)

그림에서 K=KωKv로 정의하면, ω는

ω = ω o K F ( s ) 1 + K F ( s ) + Δ ω v 1 1 + K F ( s ) + n T K v F ( s ) 1 + K F ( s )
(3)

식 (3)의 첫째 항은 중심주파수를 나타내며, 둘째 항은 VCO 주파수-잡음에 대한 기여이고, 마지막 항은 FD 및 루프필터 잡음이 주파수-잡음으로 나타난 것이 된다. PLL과 마찬가지로 KF(s)는

K F ( s ) = { ∞ f → 0 0 f → ∞
(4)

이므로 FLL 루프-대역폭(loop bandwidth) 내에서는 nT/Kω을 따라가게 되고, 루프-대역폭 밖에서는 VCO의 주파수-잡음 Δωv를 쫒아가게 된다[8].

따라서 루프-대역폭 내의 FLL의 주파수 잡음Δω은 근사적으로 다음과 같이 결정된다.

Δ ω = n T K ω
(5)

식 (5)와 식 (2)를 이용하면 FLL 출력 위상잡음 PNF는 식 (6)과 같게 되고, 개략적인 그림은 그림 4와 같다.

P N F = { | n T | 2 ω m 2 K ω 2 ω m → 0 P N V ω m → ∞
(6)
jkiees-29-10-773-g4
그림 4. | Fig. 4. FLL 위상잡음. wp는 FLL 루프대역폭을 나타낸다. | Phase noise of a FLL. The wprepresents the loop bandwidth.
Download Original Figure

식 (6)은 본 논문에서 새로이 밝히는 FLL의 근본적인 위상잡음 극한이다. 따라서 FLL을 구성하여 얻을 수 있는 위상잡음의 개선은 식 (6)에 의하여 결정되며, FLL 위상잡음은 주파수검출기와 루프-필터의 잡음과 주파수검출기 상수로 Kω 결정되는 것을 알 수 있다. 따라서 위상잡음의 개선을 위해서는 Kω를 최대화하고 nT를 최소화하는 설계가 필요하다는 것을 알 수 있다. 반면, 루프-대역폭 밖에서는 VCO의 위상잡음으로 결정되므로 이것이 중요한 척도일 경우 위상잡음이 낮은 VCO를 사용하여야 한다.

그림 4와 같이 나타나기 위해서는 식 (3)으로부터 루프-이득은 루프-대역 내에서 다음 식을 만족해야 한다.

〈 Δ ω v 2 〉 K 2 | F ( j ω m ) | 2 ≪ | n T | K ω 2
(7a)

이것을 정리하면

ω m 2 P N V K v 2 | n T | 2 ≪ | F ( j ω m ) | 2
(7b)

따라서 식 (7b)를 이용하면, 식 (5)와 같이 주파수잡음이 나타나는 그림 4의 천이 offset-주파수 ωt를 결정할 수 있게 된다.

2-2 주파수검출기(Frequency Detector: FD)

그림 2의 점선 친 부분은 그림 3의 주파수검출기 Kω로 모델이 되었다. 이제 Kω는 그림 2의 공진기와 입력전력에 어떻게 연관되는지 조사가 필요하다. 그림 2의 점선 친 부분을 다시 그리면 그림 5와 같다. 주목할 것은 그림 5의 nT는 그림 3의 nT와 같은 것으로 FD 및 루프필터 F(s)의 잡음을 나타내는 것이다.

jkiees-29-10-773-g5
그림 5. | Fig. 5. 주파수 검출기 구성 | Frequency detector configuration.
Download Original Figure

그림 5에서 공진기는 여러 가지 형태로 구현 가능하다. 즉, 그림 5와 같이 전달형으로 구현도 가능하지만, 공진기의 무부하-Q에 가까운 값을 얻기 위하여 반사형으로도 구현 가능하다[3],[4]. 이러한 여러 가지 형태에 관계없이 그림 5의 공진기의 일반적인 전달함수는 과 같이 표시 될 수 있다.

H ( ω ) = V 2 V 1 = L r 1 + j Q ( ω ω o − ω o ω )
(8)

또한 그림 5의 혼합기 대신, 사용 주파수에 따라서는 PFD 또는 Exclusive OR 등으로 대체하는 것도 가능하다. 마지막으로 전력이분기가 사용되었지만 전력이분기 대신에 여러 가지 다른 수동부품도 운용 가능하다. 그러나 공진기를 이용한 본질적인 주파수-검출기의 특성은 바뀌지 않는다.

그림에서 FD로 입력되는 가용전력이 P일 때, 공진기 입력전압을 V1, 혼합기 입력전압을 V2라고 정의한다. 또한 V1에 해당하는 시간영역 파형을 v1(t)라고 정의한다. 공진기의 전압이득을 Lr이라고 하고, v1(t)= V1cosωt하면, 혼합기 입력 신호 V2의 시간영역에서 파형 v2(t)는 근사적으로

v 2 ( t ) = L r V 1 cos ( ω t + ∠ H ( ω ) ) ≅ L r V 1 cos ( ω t − 2 Q ω o ω m )
(9)

이다. 여기서 ω = ωo+ωm의 관계에 있다. 따라서 잡음을 포함한 혼합기 출력 신호 Vd는 근사적으로

V d = V o sin ( ∠ H ( ω ) ) + n T ≅ − V o 2 Q ω o ω m + n T = − K ω ω m + n T
(10)

가 얻어진다. 여기서 Vo = Lm Lr V1이다. 식 (9)에서 잡음을 제외한 주파수에 따른 DC 전압은 그림 6과 같이 나타난다. 또한 위상천이기의 위상 ϕ의 부호에 따라 식 (10)에 의해 결정되는 FD 전압의 기울기는 그림 6의 점선과 같이도 바뀌게 된다.

jkiees-29-10-773-g6
그림 6. | Fig. 6. 주파수 검출기 주파수 특성 | Frequency characteristic of FD.
Download Original Figure

식 (10)으로부터 FD 상수 Kω는 이다. 여기서 tg는 군지연을 나타낸다. 본 논문에서 보인 FD의 예는 공진기를 이용한 FD이며, 이것의 Kω의 일반적인 속성을 보였다. 따라서 Kω는 혼합기 출력전압이 클수록 군지연이 클수록 커지는 것을 알 수 있다.

K ω = V o 2 Q ω o = V o t g
(11)

식 (9)의 Kω는 실험적으로 직접 측정 가능하다. 또한 혼합기가 선형영역에서 동작할 경우 Vo는 입력전력이 커지면 비례하여 커지게 되므로 식 (10)의 FD 입력전력을 변화시켜 군지연 값을 결정할 수 있다. 또한 FLL에서 루프-대역폭 내의 위상잡음은 식 (6)에 의하여 결정되므로, 최적의 FLL 위상잡음을 얻기 위해서 FD는 식 (6)의 값을 최소화하도록 최적화하여야 될 것이다.

2-3 루프필터 설계

그림 7은 FLL에서 루프-필터의 구성을 보였다.

jkiees-29-10-773-g7
그림 7. | Fig. 7. FLL 루프-필터 | FLL loop filter.
Download Original Figure

일반적인 FD의 경우, 그림 6과 같이 비선형적이어서 FLL의 동작을 위해서는 FD의 선형 주파수 구간 ω1 ~ ω2을 선택할 필요가 있다. 따라서 VCO의 주파수가 이 구간 안에 존재하도록 VCO 조정전압을 제한할 필요가 있다. 그림 7에 보인 마지막 단의 리미터는 VCO의 조정전압을 제한하는 역할을 한다. 루프필터 출력전압은 전원전압 VCC에서 −VCC까지 변하게 되는데, 리미터는 이 전압범위에서 VCO 조정전압에 해당하는 일부 전압 범위를 선택하는 역할을 한다. 그림 7에 리미터의 이득을 AL로 나타내었다.

두 번째로 그림 3의 블록도에서 VCO는 PLL에서와 달리 fv = Kv Vt로 표시되어 적분인자를 갖고 있지 않게 된다. 따라서 적분인자를 삽입하기 위해 그림 7과 같이 적분기를 삽입하였다. 적분기를 삽입할 경우 VCO는 PLL 과 같은 형태가 되게 된다. 따라서 리미터 및 적분기를 포함한 VCO의 실효 Kv,e는 식 (12)와 같다.

K v , e = A L K v R M C M = A L K v K i
(12)

다음으로 최근 차지-펌프를 활용한 PFD를 많이 사용하게 되면서 이를 이용한 루프-필터 설계가 널리 사용되고 있다[8],[9]. 따라서 식 (10)으로 주어진 Kω에 대하여 차지-펌프를 이용한 PFD의 검출기상수로 변환하는 것이 필요하다. 그림 7의 루프-필터에서 FD의 출력전압이 루프-필터 입력저항 RC를 통해서 전류로 변환되므로 가 된다. 그러면 위상여유 ϕ, 루프-대역폭 wp=2πfp를 갖도록 그림 7의 루프-필터 소자 값들 R1, C1, C2를 결정해야 한다. 우선 루프-필터 소자 값들로부터, 시정수 T1 = R1(C1‖C2), T2 = R1C2를 정의하면, 참고문헌 [8], [9]에 따라, 식 (14)와 같이 결정된다.

K f , e = K f R C
(13)
K = K f , e K v , e
(14a)
T 1 = sec ϕ − tan ϕ w p
(14b)
T 2 = 1 w p 2 T 1
(14c)
C 1 = K T 1 w p 2 T 2 1 + ( w p T 2 ) 2 1 + ( w p T 1 ) 2
(14d)
C 2 = ( T 2 T 1 − 1 ) C 1
(14e)
R 1 = T 2 C 2
(14f)

식 (14)와 같이 얻어진 결과 값들을 ADS 시뮬레이션을 통하여 검증하였다. 이때 FD 값과 VCO 조정감도, 리미터의 전압이득, 그리고 적분기 값은 표 1과 같이 가정하였고, 이에 따른 루프 필터 값을 식 (14)를 이용하여 계산하 였다. 이 결과를 표 1에 보였다.

표 1. | Table 1. 계산된 루프필터 값 | Calculated loop filter values.
FD, VCO Kf=80 nV/Hz, Kv=8 MHz/V, AL=1
Integrator, LPF RM=1 KΩ, CM=100 pF, RC=1 KΩ
Bandwidth, PM fp=1 MHz, ϕ = 45°
LPF element values R1=1.185 KΩ, C1=67.5 pF, C2=324.2 pF
Download Excel Table

표 1에 계산된 결과를 이용하여 시뮬레이션된 위상과 이득을 그림 8에 보였다. 그림 8에서 루프필터는 예상한 대로 개-루프이득이 1이 되는 주파수 1 MHz에서 45°의 위상여유를 갖는 것을 알 수 있다. 그러나 비교 결과, 낮은 주파수에서는 차지-펌프로 계산된 루프-필터 특성과 다른 것을 알 수 있다. 이것은 루프-필터에 사용된 OP-amp의 DC-이득을 100 dB로 설정하였는데, 이러한 설정 때문에 총 이득이 200 dB를 넘어서는 낮은 주파수에서는 위상과 크기가 차이를 보이게 된다.

jkiees-29-10-773-g8
그림 8. | Fig. 8. 계산된 루프-필터 주파수 특성 | Frequency response of the loop-filter.
Download Original Figure

Ⅲ. 검 증

3-1 이론적인 검증

본 논문의 2-1에서 제시되었던 이론을 검증하기 위하여 시뮬레이션을 수행하였다. 시뮬레이션은 참고문헌 [8]의 방법을 따라 수행하였다. 그림 7의 리미터 대신에 이득이 10인 비반전-증폭기로 대체하였다. 그리고 그림 4에 보인 FLL의 위상잡음 결과를 확인하기 위하여 OP amp의 잡음과 루프-필터를 구성하는데 사용된 저항의 잡음은 제거하였다. 표 2에는 시뮬레이션에 사용된 소자 값을 정리하였고, 결과는 그림 9에 보였다. 이때 FD의 출력잡음은 4kToZoα로 설정하였고, α=4로 설정하였다.

jkiees-29-10-773-g9
그림 9. | Fig. 9. 계산된 FLL-발진기 위상잡음 특성 | Phase noise of FLL-oscillator.
Download Original Figure
표 2. | Table 2. 계산된 루프필터 값 | Calculated loop filter values.
FD, VCO Kf=80 nV/Hz, Kv=8 MHz/V, AL=10
Integrator, LPF RM=1 KΩ, CM=100 pF, RC= 1 KΩ
Bandwidth. PM fp=100 kHz, ϕ = 45°
LPF element values R1=11.85 Ω, C1=67.2 nF. C2=324.2 nF
OP amp noise vn=9 nV, in=0.34 pA
Download Excel Table

그림 9에 VCO의 위상잡음 및 식 (5)로 주어지는 위상잡음을 계산하여 보였다. 그림 9에서 설정된 루프-대역폭 100 kHz까지는 식 (5)에 의해 결정되는 FLL 바탕 위상잡음을 따라가고, 이후 VCO의 위상잡음을 따라가는 것을 알 수 있다. 그림 9로부터 시뮬레이션된 FLL의 위상잡음은 이론적인 FLL 위상잡음과 부합하는 것을 알 수 있다.

다음 루프-필터 소자 및 OP amp의 잡음을 고려한 특성을 시뮬레이션하였다. OP amp의 잡음은 직렬 잡음-전압원 vn과 shunt 잡음-전류원 in으로 모델된다. 이때 보통 이들의 상관관계는 없는 것으로 가정한다. 그림 10에 시뮬레이션된 결과를 보였다. 루프-필터 값과 FLL 소자 값들은 모두 표 1과 같다. 단지 루프-필터의 OP-amp와 루프-필터에 사용된 저항들의 잡음을 고려한 것이다[12]. 이 OP-amp와 저항들의 잡음으로 인해 nT는 약 15 dB 커지게 된다.

jkiees-29-10-773-g10
그림 10. | Fig. 10. 루프-필터 잡음을 고려하여 계산된 FLL-발진기 위상잡음 특성 | Phase noise of FLL-oscillator considering the loop-filter noises.
Download Original Figure

따라서 본 논문의 목적은 아니지만 루프-필터 잡음의 효과는 작지 않으며, FLL 위상잡음의 최적화를 위해서는 루프-필터의 잡음효과를 최소화할 필요성을 알 수 있다.

3-2 시험을 통한 검증

그림 11에는 제작된 VCO의 사진을 보였다[10]. VCO는 헤어-핀(hair-pin) 공진기를 사용하여 구성하였으며, 루프형식으로 구성하여 발진조건을 맞추었다. 제작된 VCO는 주파수 5 GHz에서 1.8 dBm의 출력을 가지며, offset 주파수 100 kHz에서 −109 dBc/Hz의 위상잡음을 갖는다. 조정전압 Vt를 0～5 V로 조정하였을 때, VCO의 평균적인 조정감도 Kv는 8.2 MHz/V로 계측되었다.

jkiees-29-10-773-g11
그림 11. | Fig. 11. 제작된 VCO 사진 | A photograph of the fabricated VCO.
Download Original Figure

FD는 유전체 공진기를 이용하여 구성하였으며, 그림 12와 같이 구성하였다. 그림 12의 FD는 그림 5에 보인 FD 구성을 유전체공진기로 구현한 것이다. 유전체공진기의 결합을 조정하여 중심주파수 5 GHz 대역폭이 약 10 MHz를 갖도록 PCB를 설계하였다. 또한 VCO의 출력이 충분하지 못하여 중간에 증폭기와 방향성결합기를 두고 구동하였다(그림 16 참조). 그림 13은 주파수 조정에 따른 FD-출력전압을 보인 것이다. FD 출력 특성은 대칭적인 것은 아니나, 주파수 5 GHz 근처에서 0 V가 나타나는 것을 알 수 있다. FD 출력전압 0 V에서 기울기는 약 10.4 mV/MHz이다.

jkiees-29-10-773-g12
그림 12. | Fig. 12. 뚜껑이 제거된 제작된 FD 사진 | A photograph of the fabricated FD with its cover removed.
Download Original Figure
jkiees-29-10-773-g13
그림 13. | Fig. 13. FD 출력 특성 | Output characteristic of the FD.
Download Original Figure

다음 1/f 잡음 측정장비를 이용하여 FD의 저주파 잡음특성을 측정하였다[13]. 측정된 FD의 1/f 잡음 특성은 그림 14에 보였다. 그림 14에서 1/f 잡음의 coner 주파수는 약 1 kHz인 것을 알 수 있다.

jkiees-29-10-773-g14
그림 14. | Fig. 14. FD의 1/f 잡음 특성 | 1/f noise characteristic of the FD.
Download Original Figure

그림 14에서 나타나는 spike들은 전원주파수 60 Hz의 고주파 잡음들로 해석된다. 이것은 주파수검출기는 그림 12 이외에 저잡음증폭기와 방향성결합기(그림 16의 buffer)를 포함하게 되는데, 저잡음증폭기의 DC 전원을 AC 220 V를 변화하여 DC 전원을 공급하는 DC 전원공급기를 사용하기 때문이다.

그림 13에서 선형적인 FD-출력은 0 V를 기준으로 약–20 mV～20 mV이다. 이것은 FD 입력 주파수 4.995～5.005 GHz에 해당한다. 이에 해당하는 VCO 조정전압 Vt는 3.3～4.3 V이다. 따라서 리미터를 −5～5 V 입력이 인가될 때, 3.3～4.3 V를 출력하도록 AD8317[11]을 이용하여 리미터를 설계하였다. 그림 15는 이와 같이 설계된 리미터의 특성을 보여준다. 그림 15에서 리미터의 이득 AL은 약 98 mV/V가 된다. 표 3에는 FLL 구성품들의 특성을 요약하였다. 루프-필터와 리미터는 PCB로 제작하였으며, 루프-필터 전단에 주파수검출기와 격리를 위해 버퍼(buffer)로 동작하는 전압이득이 10인 비반전-증폭기를 삽입하였다. 이때 루프-필터 값은 표 4에 정리하였다.

jkiees-29-10-773-g15
그림 15. | Fig. 15. 설계된 리미터의 특성 | The designed limiter response.
Download Original Figure
jkiees-29-10-773-g16
그림 16. | Fig. 16. FLL-VCO 측정구성 | Measurement set-up of FLL-VCO.
Download Original Figure
표 3. | Table 3. 계측된 FLL 구성품 값 | Measured FLL component values.
VCO Power 1.8 dBm @ 5 GHz
Kv 8.2 MHz/V
PN −109 dBc/Hz@100 kHz
FD Kf 10.4 mV/MHz@ 0 V
Limiter Output range 3.3~4.3 V, Vocm = 4
GainAL 98 mV/V
Download Excel Table
표 4. | Table 4. 제작에 사용된 루프필터의 소자 값 | Component values of loop filter using fabrication.
Integrator, LPF RM=1 kΩ. CM=1 nF RC=1 kΩ
Bandwidth, PM fp= 10 kHz, ϕ = 45°
LPF element values R1=910 Ω, C1=8.2 nF, C2=39 nF
Download Excel Table

표 4의 루프-필터 값을 이용하여 그림 7의 루프-필터를 구성하고, 그림 16과 같이 FLL 시스템을 구성하였다. 구성 후 위상잡음을 측정하여 그림 17에 보였다. 또한 ADS를 이용한 시뮬레이션 구성을 통해 위상잡음을 계산하였다. 측정된 위상잡음 결과와 ADS를 통해 계산된 위상잡음 결과를 그림 17에 비교하여 보였다. 측정된 위상잡음 결과는 시뮬레이션으로 계산된 위상잡음과 근접한 결과를 주는 것을 알 수 있다. 그림 17에서 100 Hz～1 kHz 구간에 약간의 차이를 보이는 것은 저주파 FD 잡음 입력 시, 이것을 1/f 잡음으로 근사하여 입력하였기 때문이다.

jkiees-29-10-773-g17
그림 17. | Fig. 17. FLL-VCO 위상잡음의 계산된 결과와 측정결과 비교 | Comparison to calculated results and measurement results of phase noise characteristic for the FLL-VCO.
Download Original Figure

그림 17에서 나타나는 spike들은 그림 1에서 설명한 것과 마찬가지로 전원주파수 60 Hz의 고주파 잡음들로 해석된다. 이것은 그림 16의 buffer 및 루프-필터 VCO에 DC 전원공급기에 의한 60 Hz 잡음으로 해석된다. 즉, DC 전원을 60 Hz AC 220 V를 변화하여 DC 전원을 공급하는 DC 전원공급기를 사용하기 때문이다.

그림 18에는 측정된 VCO의 위상잡음과 FLL의 위상잡음을 비교하였다. FLL 효과로 낮은 offset 주파수의 위상잡음은 개선되었으나, 그 개선 정도는 offset 주파수 100 Hz에서 약 10 dB 정도인 것을 알 수 있다. Offset 주파수 10 kHz보다 높은 주파수에서는 FLL보다 VCO의 위상잡음이 낮아 FLL로 인한 개선의 효과를 기대할 수 없다.

jkiees-29-10-773-g18
그림 18. | Fig. 18. VCO와 FLL-VCO의 위상잡음 특성 비교 | Comparison of Phase noise characteristic for VCO and FLL-VCO.
Download Original Figure

Ⅳ. 결 론

본 논문에서 주파수잠금회로(frequency locked loop)로 구성된 신호원의 위상잡음을 이론적으로 분석하였다. 따라서 본 논문에서 FLL로 구성된 신호원의 위상잡음을 낮추기 위해서는 주파수검출기 및 루프-필터의 잡음을 낮추는 것이 필요하다는 것을 밝혔다. 또한 이론적으로 제시한 위상잡음 식은 시뮬레이션과 측정을 통하여 증명하였다.

Acknowledgements

이 연구는 2017년도 정부(교육과학기술부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임(NRF-2015R1D1A1A01057036).

References

[1].

Z. Galani, M. J. Bianchini, R. C. Waterman, R. Dibiase, R. W. Laton, and J. B. Cole, “Analysis and design of a single-resonator GaAs FET oscillator with noise degeneration,” IEEE Transactions on Microwave Theory and Techniques, vol. 32, no. 12, pp. 1556-1565, Dec. 1984.

[2].

Z. Galani, R. A. Campbell, “An overview of frequency synthesizers for radars,” IEEE Transactions on Microwave Theory and Techniques, vol. 39, no. 5, pp. 782-790, May 1991.

[3].

E. N. Ivanov, M. E. Tobar, and R. A. Woode, “Ultra-low noise microwave oscillator with advanced phase noise suppression system,” IEEE Microwave Guided Wave Letters, vol. 6, no. 9, pp. 312-314, Sep. 1996.

[4].

A. S. Gupta, D. A. Howe, C. Nelson, A. Hati, F. L. Walls, and J. F. Nava, “High spectral purity microwave oscillator: Design using conventional air-dielectric cavity,” IEEE Transctions on Ultrasonics Ferroelectrics, and Frequency Control, vol. 52, no. 10, pp. 1225-1230, Oct 2004.
,

[5].

A. Imani, H. Hashemi, “An FBAR/CMOS frequency/phase discriminator and phase noise reduction system,” IEEE Transactions on Microwave Theory and Techniques, vol. 63, no. 5, pp. 1658-1665, May 2015.

[6].

김욱래, 이창대, 김용남, 임평순, 이동현, 염경환, “주파수 잠금회로를 이용한 발진기의 위상잡음 개선,” 한국전자파학회논문지, 27(7), pp. 635-645, 2016년 7월.

[7].

임평순, 이동현, 염경환, “위상주파수 검출기를 이용한 주파수 잠금회로,” 한국전자파학회논문지, 28(7), pp. 540-549, 2017년 7월.

[8].

K. W. Yeom, Microwave Circuit Design: A Practical Approach using ADS, New York, Prentice Hall Press, 2015.

[9].

D. Barberjee, PLL Performance, Simulation, and Design, 4th ed. Nation Semiconductor, 2006.

[10].

김성태, 염수영, 이동현, 염경환, “공진기의 Q값에 의한 5 GHz FLL의 특성 분석,” 2017년도 한국전자파학회 종합학술대회논문집, 27(1), 2017년 11월.

[11].

Analog Devices, “AD8137, low cost, low power, differential ADC driver.” Available: http://www.analog.com.

[12].

Texas Instruments Inc., “LM6152, Dual and quad high speed/low power 75 MHz GBW rail-to-rail I/O operational amplifiers.” Available: http://www.ti.com/.

[13].

A. Blaum, O. Piloud, G. Scalea, J. Victory, and F. Sischaka, “A new robust on-wafer 1/f noise measurement and characterization system,” in ICMTS 2001, Proceedings of the 2001 International Conference on Microelectronic Test Structures, Kobe, Japan, Mar. 2001, pp. 125-130.

Author Information

염 경 환 [충남대학교/교수]

jkiees-29-10-773-i1

  • 1976년～1980년: 서울대학교 전자공학과 (공학사)

  • 1980년～1982년: 한국과학기술원 전기 및 전자과 (공학석사)

  • 1982년～1988년: 한국과학기술원 전기 및 전자과 (공학박사)

  • 1988년 3월: 금성전기(주) 소재부품연구소 선임연구원 (MIC팀 팀장)

  • 1990년 3월: 금성전기(주) 소재부품연구소 책임연구원

  • 1991년 5월: 금성정밀(주) 기술연구소 연구1실 책임연구원

  • 1991년 8월: (주) LTI

  • 1995년 10월～현재: 충남대학교 전파공학과 교수

  • [주 관심분야] 초고주파 능동회로 및 시스템, MMIC 설계

이 동 현 [충남대학교/박사과정]

jkiees-29-10-773-i2

  • 2013년 2월: 충남대학교 전자전파정보통신공학과 (공학사)

  • 2015년 2월: 충남대학교 전자전파정보통신공학과 (공학석사)

  • 2015년 3월～현재: 충남대학교 전자전파정보통신공학과 박사과정

  • [주 관심분야] 초고주파 능동회로


The Journal of Korean Institute of Electromagnetic Engineering and Science
The Korean Institute of Electromagnetic Engineering and Science, #706, Totoo Valley, 217, Saechang-ro, Yongsan-gu, Seoul, Korea
Tel : +82-2-337-9666 | Fax : +82-2-6390-7550 | kees@kiees.or.kr

Copyright © The Korean Institute of Electromagnetic Engineering and Science. 2024. Powered by Guhmok