Ⅰ. 서 론
D-대역(110∼170 GHz)은 사용 가능한 넓은 주파수 대역으로 6G 통신의 강력한 주파수 후보로 떠오르고 있다. 이 대역에서 개발된 전자파 핵심 부품 소자들의 실제 적용을 위해서는 산란계수, 전력, 잡음지수 등 기본적인 전자파 측정량이 주어져야 한다. 그러나 아직 세계적으로 측정표준이 정립되어 있지 않아, 각국의 표준기관에서 관련 연구를 수행 중이다. 이로 인해 산업체에서는 de facto 표준을 사용하여 반도체 칩을 개발하고 있다.
웨이퍼상의 반도체 회로 측정에는 일반적으로 프로브 스테이션이 사용되고, 산란계수 측정은 프로브 종단에서의 임피던스 교정을 통해 이뤄진다. 웨이퍼상에서의 정밀 교정을 위해서 알고리즘 개발과 교정기준물에 대한 연구가 다수 진행되어 왔다. 주파수가 높아질수록 정확도를 위해 고려할 점이 많이 있지만, 사용자에게 충분한 정보가 제공되지는 않는다. 전력 역시, 저주파수의 측정에 비해 측정환경 및 선로 고손실 정밀 평가 등 고려할 점에 대해 기본적인 관리 및 절차가 마련되어 있지 않다. 잡음지수도 중요한 측정 항목이나 고가의 측정 장비로 인하여 연구자의 접근 및 활용이 어려운 문제가 있다.
본 논문에서는 반도체 소자의 산란계수, 전력, 잡음지수의 측정량에 대한 웨이퍼상의 D-대역 정밀 측정 시스템 구성 및 고려 사항들을 나타내었다. 반도체 소자 개발에 필요한 측정에서 널리 사용되는 방법을 중심으로, 높은 측정 주파수에서 정밀한 측정환경을 구성하는 기법을 소개하였다. 또한, 설계한 D-대역 저잡음 증폭기 소자의 주요 성능을 측정하고, 그 결과를 도시하였다.
Ⅱ. 측정시스템 구성
D-대역 산란계수 측정 셋업은, 그림 1(a)와 같이, 벡터 회로망 분석기에 D-대역 주파수 확장모듈을 연결하여 구성한다. 110 GHz 이상부터는 프로브가 도파관으로 연결되기 때문에, 동축 케이블과는 다른 주파수 확장 모듈 지그를 이용한다. 그림 1 (b)는 실제 측정 셋업 사진이다. 프로브 스테이션은 척(chuck, 웨이퍼 또는 기판을 진공으로 고정할 수 있는 장치)의 높이 정밀 조절 기능을 포함한다. 이것은 교정기판에서 제공하는 정렬 패턴(alignment pattern)을 함께 사용하여 각 교정 기준물마다 동일한 위치에 접촉을 가능하게 한다. 본 논문의 모든 측정은 먼저 정렬 패턴을 이용하여, 두 프로브의 접촉 위치를 설정하였다. 이후, 척의 높이를 조절하여 분리하고, 교정 알고리즘에 따른 교정 기준물 위치로 이동, 다시 척 높이를 접촉 높이로 변경하여 측정한다. 이 같은 방식으로 두 프로브의 거리가 일정한 기준물에 대하여 같은 위치에 프로브가 접촉할 수 있다.
사용한 교정 기준물 기판은 ISS 138-357은 그림 2(a)에 나타내었다. 기판은 그림 1(b)와 같은 세라믹 척 위에 올려놓고 이용한다. 기판의 경계조건에 따라 방사 효과(radiation effect), 표면파(surface wave) 등의 영향이 달라지는데, 세라믹 척의 유전율이 9.5 정도로 교정기판의 유전율 9.2∼9.9와 유사하여 표면파에 의한 영향을 줄일 수 있기 때문이다[1]. 보통 프로브 제작사에서 제공하는 기판은 이 세라믹 척 위에서의 교정을 기준으로 기생성분의 값을 제공한다.
교정기준물은 그림 2(b)와 같이 CPW(coplanar waveguide) 선로로 구성되어 있고, 사용가능 주파수 fmax는 CPW의 총 너비(ground to ground) W와 식 (1)의 관계를 가진다[2].
여기서 εr은 기판의 상대 유전율이다.
ISS 138-357에서는 프로브 피치(pitch)에 따라 평판 위의 접지 너비가 다른 교정 기준물들을 제공한다. 프로브 피치에 비해 접지 너비가 너무 넓거나 좁으면 리플이 발생하기 때문이다[3]. 각 CPW 총 너비에 따라서 사용 가능한 주파수를 표 1에 정리하였다. 교정 기준물 라인(line)들의 접지 양쪽으로는 고차 모드를 줄이기 위해 설계된 저항성 레이어(resistive layer)가 함께 구성되어 있고, 이것은 CPW 선로의 유효 총 너비를 증가시켜, 150 μm 피치 최대 사용 가능 주파수가 435 GHz에 비해 줄어들 것이다[4].
그림 3은 100 μm 피치 프로브를 사용하고, 100 μm 피치용 기준물과 150 μm 피치용 기준물을 각각 이용하여 LRRM(line-reflect-reflect-match) 교정을 하고 LOAD를 측정대상기기(device under test, DUT)로 측정한 결과이다. D-대역에서는 100 μm 피치용 기준물과 150 μm 피치용 기준물 측정결과 사이에 차이가 거의 없었고, 다른 DUT(open, short, thru)에 대해서도 동일한 결과를 보였다.
그림 4는 SOLT(short-open-line-thru), LRRM, mTRL(multi thru-reflect-line)을 이용하여 교정한 DUT의 결과이다. DUT는 교정기준물과 동일하고, 교정 이후 다시 DUT 측정을 하였다. Line 기준물이 150 μm 피치에 맞춰 제작되었기 때문에, SOLT, LRRM도 150 μm 피치에 대해 제작된 기판을 활용하였다. SOLT에서 SOL 교정의 기생 인덕터와 커패시턴스값은 제작사가 제공한 값을 활용하였다. mTRL의 특성 임피던스 Z0는 식 (2)에 기초한 단위길이당 커패시턴스와 전파상수를 이용하여 얻었다[5].
| ISS 138-357 | |||
|---|---|---|---|
| Probe pitch | 100 μm | 125 μm | 150 μm |
| CPW total width | 230 μm | 280 μm | 330 μm |
| fmax | 625 GHz | 513 GHz | 435 GHz |
여기서 전파상수 γ는 mTRL 알고리즘을 이용하여 얻을 수 있고, 임피던스 재정규화 전 측정한 LOAD의 반사계수 Γload과 DC에서의 LOAD값 Rload를 이용하여 단위 길이당 커패시턴스 C를 얻을 수 있다[6].
이론적으로 가장 정확한 것으로 알려진 알고리즘은 mTRL이다. 교정기준물의 정의를 정확하게 알지 않아도 되기 때문이다. 하지만, 정렬 패턴 없이 여러 선로를 동일한 패드 위치에 접촉하기 어렵고, 선로의 주변환경(양쪽 선로 간의 간격, 기판에서 선로의 위치 등)에도 영향을 받기 때문에[7] 기준물의 설계부터 주의를 기울여야 한다. ISS 138-357에는 정렬 패턴을 제공하지 않고, LOAD 측정결과에서도 볼 수 있듯이 포트 1과 포트 2의 주변 환경이 달라짐에 따라 mTRL 결과값도 두 포트가 대칭적이지 않다. LRRM도 Match를 제외한 나머지 기준물에 대해서는 정확한 정의가 필요하지 않아, 높은 정확도를 가지는 알고리즘이다. Match 기준물로 사용되는 LOAD의 임피던스만 정확히 알면, 이와 연결된 인덕턴스도 알고리즘상에서 자동으로 계산된다. SOLT는 SOL 교정기준물의 정의가 필요하며, 본 논문에서는 제작사가 명목값으로 제공한 기생 성분(COPEN, LSHORT, LTERM)을 이용하였다. 교정기판과 프로브의 제작 공차에 따라 불확도가 커질 수 있다. THRU 측정에서는 LRRM과 mTRL의 측정결과가 유사하게 나오고, SOLT가 리플이 크게 측정되었는데, 이와 같은 mTRL과 LRRM의 유사성은 OPEN과 SHORT에서도 확인할 수 있었다. 두 교정 알고리즘 간의 비교를 위한 이전 논문[8]에서도 LRRM이 mTRL의 정확도에 가깝게 얻는 것을 보여주었다.
결론적으로, mTRL은 정렬 패턴을 포함하고, 선로 주변 환경을 충분히 고려해서 설계한 기준물일 경우에 한 해 활용을 하고, 일반적인 상용기판에서는 LRRM을 활용하는 것이 정확도 측면에서는 유리하다. SOLT 이용 시 정확도를 높이기 위해서는, 기생성분 명목값을 이용하기보다, 각 교정기준물과 프로브에 최적화된 값으로 재설정하는 작업이 필요하다.
110 GHz 이상의 주파수 대역에서는 전자파전력을 측정할 수 있는 수단이 매우 제한적인데, 본 측정에서는 열량계 기반의 전력계를 사용하였 다. 열적 균형을 맞추어 입력 전자파에 상응하는 직류전력을 측정하는 방식이므로 온도 변화에 민감한 측정이다. 그래서, 전력계의 전원을 켠 이후 또는 측정 전력 측정 범위(range) 변경 시 15분 정도의 정착 시간(settling time)이 필요하다. 기본적으로 전력 측정 환경의 온도변화가 최소화되어야 정확한 측정이 이루어질 수 있다.
그림 5(a)는 전력 측정 셋업이다. 입력 쪽으로는 D-대역 신호원 확장모듈과 가변 감쇠기를 이용하여 구성한 D-대역 신호가 인가된다. 출력 측에는 전력계의 전력감지기가 연결된다. 그림 5(b)는 실제 측정 셋업 사진이다. 상향변환기는 고조파 성분 및 위상잡음을 최소화하기 위하여 주파수 체배수를 가능한 낮추는 것이 좋으나, 현실적으로는 보유 중인 신호발생기가 생성 가능한 최고주파수를 고려하여야 한다. KRISS는 D 대역에서 3 체배를 사용하는 인하우스 주파수 확장기를 보유 중이다[9],[10].
웨이퍼상의 반도체 소자 종단의 출력을 알기 위해서는 칩과 전력감지기 사이의 경로 손실을 계산해야 한다. 손실경로는 프로브와 도파관으로 구성되어 있다. 제작사에서 제공하는 프로브 및 도파관의 손실을 이용할 수도 있으나, 본 논문에서는 프로브와 이어진 도파관 전체의 산란계수를 측정하여, 전력 측정의 정확성을 높인다. 이를 위해 벡터회로망분석기에서 2-tier 교정법을 활용한다. 먼저 그림 6(a)와 같이(전력감지기와 연결되는) 도파관에서 1-tier 교정을 수행한다. 이후에 도파관과 프로브를 연결하고, 그림 6(b)와 같이 프로브 종단에서 SOL 2-tier 교정을 수행한다.
2-tier 교정의 결과로 얻은 에러 보정항(error term)은 그대로 손실경로의 산란계수로 활용되고, 그 결과는 그림 7과 같다(가역적이라고 가정). 경로 손실 Lpath는 S21의 크기로 얻으며, 실제 평판 소자 종단에서 나오는 출력 POUT을 식 (3)으로 구할 수 있다.
여기서 PPM은 전력감지기의 출력값이고, K는 전력감지기의 교정 인자(calibration factor)이다. K를 구하기 위해서는 D-대역 전력표준으로부터 소급을 받아야 한다.
DUT 입력신호의 전력 평가를 위해서도 프로브, 도파관, 가변 감쇠기에 대하여 위와 같이 측정을 진행하여, 입력신호를 정확히 평가한다.
그림 8(a)는 잡음지수 측정 셋업이다. DUT 입력으로 D-대역 잡음 신호원이 인가되고, 출력으로 D-대역 하향 변환기(down converter)를 통해 잡음지수 분석기로 연결된다. 하향 컨버터의 LO에 인가되는 신호발생기는 측정 주파수 범위에서 주파수 소인(sweep) 기능이 필요하며 잡음지수 분석기가 신호발생기를 제어할 수 있도록 GPIB(또는 USB)와 10 MHz 기준 신호를 연결한다. D-대역 잡음 신호원의 28 V 전원 신호도 잡음지수분석기의 해당 출력단자에 연결한다.
DUT 종단에서 잡음지수를 구하기 위해서, 잡음 신호원과 DUT 입력까지의 경로 손실과 DUT 출력부터 하향 변환기까지의 경로 손실을 알아야 한다. 이는 ‘2-2. 전력’에서 선로의 산란계수를 구하는 방법으로 얻을 수 있다. 잡음지수의 정의에 따라 전체 측정 잡음지수 FMEAS는 DUT의 잡음지수 FLNA와 식 (4)와 같은 관계를 갖는다.
여기서 A1은 첫 번째 손실경로(입력 쪽 프로브와 도파관)의 감쇠량이고, A2는 두 번째 손실경로(출력 쪽 프로브와 도파관)의 감쇠량이다. GLNA는 DUT의 이득으로 산란계수 측정에서 측정된 값이다. 이로부터, DUT의 잡음지수는 식 (5)와 같다.
Ⅲ. D-대역 저잡음 증폭기 측정 결과
그림 9와 그림 10은 각각 TSMC 40 nm 공정을 이용하여 제작한 D-대역 저잡음 증폭기의 구성도와 사진이다. 이전 논문[11]과 유사한 구조로 성능개선을 위해 재설계되었다. 사용한 트렌지스터 사이즈와 입력전력은 그림 9에 함께 나타내었다. 4단 차동 구조로 설계되었으며, 첫 번째 단은 낮은 잡음지수를 위해 공통 게이트(common gate) 구조를 선택하였다.
Triple-inductive 커플링[11] 방법을 통해 충분한 이득을 얻을 수 있었으며 4번째 단은 cross-summing 방법을 적용하여 이득을 가변할 수 있도록 하였다. 저잡음 증폭기의 총 소모전력은 약 46 mW이다.
그림 11은 저잡음 증폭기의 측정결과이다. 산란계수 측정을 위하여 LRRM 교정을 이용하였고, 그림 11(a)와 같은 측정 결과를 얻었다. 그림 11(b)의 전력 이득은 설계 목표 주파수인 150 GHz에서 측정한 결과이다. 잡음 지수는 그림 11(c)에 나타난 것과 같이 150 GHz에서 6.5 dB로 측정되었다. D-대역 모델의 부정확 및 전자기 시뮬레이션 기판 모델의 단순화로 인해 조금 차이가 있지만, 전체적으로 설계값과 유사한 결과를 보여준다.
Ⅳ. 결 론
본 논문은 웨이퍼상의 D-대역 반도체 소자의 특성을 나타내는 주요 파라미터인 산란계수, 전력, 잡음지수 측정법을 나타내었다. 산란계수 측정에서는 정렬 패턴과 척높이 조절을 활용하여 각 기준물의 동일 위치 접촉을 준수한다. D-대역에서는 교정기준물 CPW 선로의 총 너비에 따른 영향이 거의 없어 제공하는 모든 교정기준물 사용이 가능하다. 가능하면, 높은 정확도로 알려진 LRM 계열의 알고리즘을 활용하고, SOLT의 정확도를 높이기 위해서는 제작자가 제공한 기생성분값의 재평가가 필요하다. 전력 측정에서는 항온 환경이 매우 중요하며, 안정적인 측정이 이뤄질 수 있도록 정착 시간을 고려하여 측정한다. 칩 종단의 출력을 정확히 평가하기 위해, 손실 선로에 대한 산란계수를 2-tier 교정으로 평가한다. 이 방식은 잡음지수 선로 평가에서도 마찬가지로 활용한다.
현재 KRISS에서는 D-대역 칩 단위에서 전자파 표준확립 연구를 수행 중이며, 반도체상에서 전자파 측정량의 소급성을 제공할 예정이다.
