빔 스위칭 송신기를 사용한 3차원 탐지 FMCW 레이다 구현

Ⅰ. 서 론

소형 유무인 비행기의 활용이 증가함에 따라 충돌 방지를 위한 ‘탐지 및 회피’ 기동을 위한 센서의 필요성이 증가하고 있다^[1]. 자율 주행과 같이 광학 센서를 일차적으로 활용할 수 있으나^[2], 카메라는 기후에 따른 성능 변동이 크고, 탐지 거리에 제한이 있어 레이다 센서의 병용이 필수적일 것으로 예측된다. 유무인기용 레이다 센서는 차량용 레이다 센서에 비해 탐지 거리가 길어야 하며, 3차원 기동에 맞춰 거리, 방위각, 앙각을 탐지할 수 있어야 한다. 지상에서 드론 탐지용으로 개발된 위상배열 3차원 레이다^[3]를 소형 유무인기용으로 활용할 수 있으나, 이러한 고성능 레이다를 소형 유무인기에 장착하기에는 가격이 비싸고 부피가 큰 문제점이 있다.

본 논문은 유무인기들간의 충돌 방지를 위해 세스나기와 같은 경량 항공기 전면의 유효반사면적에 해당하는 5 dBsm 표적^[4]을 6 dB 마진을 가지며 1.5 km까지 10⁻⁶의 오탐지율 기준 90 % 탐지 가능한^[5], 경량의 저가형 3차원 레이다 구조를 제안하고, 제작 검증한 결과를 제시한다. 하드웨어 구조와 신호처리 과정이 복잡한 위상 배열 방식으로 방위각과 앙각을 탐지하는 기존 레이다 시스템 대신, 제안 레이다의 송신기는 앙각 35도 범위에서 7개의 팬빔을 순차적으로 방사하여, 표적의 앙각 정보를 근사적으로 탐지하고, 수신기의 이차원 2×4 배열을 사용하여, 방위각 정보와 좀 더 정확한 앙각 정보를 추정하는 방식으로 표적의 3차원 정보를 획득하는 구조이다. 송신기의 구성과 성능은 기 발표 논문^[6]에서 자세히 소개하였으며, 해당 송신기를 사용함으로써 전력 증폭기에 필요한 냉각시스템을 생략하여 시스템의 무게와 부피를 줄였고, 7개의 빔포밍 시스템으로 동일한 패치 개수의 안테나^[7] 대비 약 4.5배의 FOV(field of view)와 2 dB 높은 안테나 이득을 확보하였다. 본 논문에서는 기 개발한 송신기와 새롭게 설계한 수신기를 집적하여 표적의 거리 및 방위각, 앙각 탐지가 가능한 레이다의 구성과 제어 및 신호처리 알고리즘을 소개한다. 또한, 350 m 거리에서 드론을 탐지하는 실험으로서 상기 설명된 성능을 레이다 방정식을 통하여 간접적으로 검증한다.

본 논문의 Ⅱ장에서는 레이다 시스템의 하드웨어 구성에 대하여 설명하고, Ⅲ장에서는 FPGA와 프로세서를 이용한 신호처리 과정과 알고리즘을 제시한다. 마지막으로 Ⅳ장과 Ⅴ장에서는 실험 결과와 결론을 제시한다.

Ⅱ. 레이다 시스템 구성 및 동작

표 1은 레이다 시스템의 PLL, 송수신부, ADC, 기저대역 아날로그 회로의 제원을 정리한 표이다. 그림 1은 PLL 보드, RF 송신 보드, RF 수신 보드, 데이터 수집용 주 보드, PC로 이루어진 레이다 시스템 구성도이다.

그림 1. | Fig. 1. 제안 레이다 시스템 구성도 | Block diagram of the proposed radar system

Download Original Figure

그림 2는 주 보드와 PLL 보드로 구성된 레이다 시스템 전면부이며, 그림 3은 RF 송신 보드와 수신 보드가 장착된 레이다 시스템의 후면부이다. PLL 보드는 Analog Devices사의 ADF4159 PLL 칩, ADF5901 레이다 송신 칩으로 구성되어 있다. 주 보드는 Xilinx사의 Artix-7 FPGA를 이용해 PLL 보드를 제어하여 PLL 보드에서 생성된 chirp 신호를 송신 보드와 수신 보드로 전달한다.

그림 2. | Fig. 2. 레이다 시스템 전면부 | Front side of the radar system

Download Original Figure

그림 3. | Fig. 3. 레이다 시스템 후면부 | Backside of the radar

Download Original Figure

RF 송신 보드에서는 PLL 보드에서 인가된 chirp 신호를 Analog Devices사의 HMC383LC4 구동 증폭기(driver amplifier)와 Macom사의 MAAP-018260 전력 증폭기(power amplifier)로 증폭한 후 안테나에 급전하여 방사하게 된다. 주 보드의 FPGA에서는 전력 증폭기의 게이트 전압을 순차적으로 제어하여 7개의 다른 앙각을 조향하는 안테나를 순차적으로 구동한다. RF 수신 보드는 Analog Devices 사의 ADF5904 Down converter를 사용하여 배열 안테나에서 수신된 신호를 기저대역 신호로 변환하여 주 보드로 전달한다. 주 보드에 전달된 기저대역 신호는 증폭기와 대역 통과 필터로 구성된 기저대역 아날로그 회로를 거쳐 Texas Instrument 사의 AFE5801 ADC로 전달된다. ADC 출력은 FPGA에 구성된 FIFO 블록을 통해 데이터로 수집되고, 신호처리 PC로 전송된다.

Ⅲ. 신호처리부 설계 및 알고리즘

3-1 제어 및 신호 흐름도

그림 4는 FPGA의 구성 모듈과 주변 시스템과의 신호 흐름도이다. PC에서 FPGA로 전송한 시스템 설정 정보는 SPI를 통해 ADC, PLL, down converter, VCO의 소자들의 레지스터에 입력된다. 8채널 12비트 ADC에서 오는 직렬 LVDS 신호는 직병렬 변환기(SerDes)를 통하여 병렬 데이터로 변환된다. 그 후 데이터 필터(data filter) 모듈을 거쳐 그림 5와 같이 필요한 데이터만 FIFO에 저장되어 PC에서 실행되는 다차원 배열로 저장된다.

그림 4. | Fig. 4. FPGA 설계 블록도 | FPGA design block diagram

Download Original Figure

그림 5. | Fig. 5. Data filter 모듈 설정값 | Data filter module configuration values

Download Original Figure

표 2는 신호처리를 진행하는 단위인 1프레임의 데이터 배열의 크기를 나타낸 표이다. N_elevation은 송신 안테나 채널의 수, N_chirp은 송신 채널 하나당 저장되는 chirp 개수, N_{RX_row}는 수신안테나의 수직 방향 배열 개수, N_{RX_column} 은 수신안테나의 수평 방향 배열 개수, N_{FFT point}는 한 chirp당 저장되는 샘플 개수, bit per point는 adc의 비트 수를 나타낸다.

표 2. | Table 2. 다차원 배열의 크기 | N-d array size.

	Value
Nelevation	7
Nchirp	8
NRX_row	2
NRX_column	4
NFFT point	4,096
Bit per point	12
Frame data size (MB)	2.8

Download Excel Table

그림 6은 PC에서 수행되는 신호처리 과정을 표현한 순서도이다. System Initialize & Configure 단계에서는 시스템을 초기화하고, 소자들의 레지스터값들을 수정한다. 또한, 그림 5에서 표시한 데이터 필터 모듈의 유효 chirp (valid chirp), 휴지 시간(idle chirp), 유효 시간(valid time) 등의 값들을 설정하게 된다. Data transfer 단계에서는 FIFO에 저장된 한 송신 채널의 데이터를 PC의 다차원 배열에 옮기게 된다. 전력 증폭기 스위칭(PA switch) 제어 단계에서는 이전 송신 채널의 전력 증폭기를 끄고, 다음 전력 증폭기를 켜는 제어 동작을 수행한다. 송신 채널을 순차적으로 스위칭하며, 7번의 동일 과정을 거치면 표 2의 frame data size와 같은 크기의 데이터 배열이 완성된다. 그 후 정지 클러터 제거를 위해 MTI^[8] 필터를 사용하고 CFAR 알고리즘으로 목표물을 검출한 후 거리를 추정한다. 거리 추정 후 확인된 목표물에 대해 2차원-FFT를 수행하여 수신 안테나의 배열의 수직 수평 방향의 위상차이를 검출한다. 검출된 수직 방향 위상차를 이용하여 방위각을 구하고, 수평 방향 위상차를 사용하여 3-2장에서 설명할 방식으로 앙각 정보를 확정해 도래각을 추정한다.

그림 6. | Fig. 6. 신호처리 순서도 | Flowchart of signal processing

Download Original Figure

3-2 앙각 해상도 개선 알고리즘

그림 7은 앙각 5° 간격으로 7채널 빔 스위칭을 하는 송수신기의 동작을 모식화한 것이다. 목표물의 앙각을 추정할 때, 각 송신 채널의 데이터 중에서 가장 큰 신호를 수신한 채널의 FOV에 목표물이 있다고 추정할 수 있으며 이때의 앙각 해상도는 5°이다. 다음은 FOV(θ_bot ~θ_top)가 주어졌을 때, 그레이팅 로브가 발생하지 않는 안테나 사이의 거리 d는 식 (1)과 같다.

(1)

그림 7. | Fig. 7. 표적의 앙각 탐지를 위한 송수신기의 동작 모식도 | Diagram of transceiver operation to determine the elevation angle of a target

Download Original Figure

표 3은 식 (1)에 각 채널의 FOV를 적용한 표이다. 현재 수신기의 안테나 사이의 거리는 9.6 λ이므로 그레이팅 로브를 피해서 도래각을 추정해 해상도를 높일 수 있다.

표 3. | Table 3. 그레이팅 로브가 생기지 않는 최대 안테나 사이 거리 | Maximum array factor to avoid grating lobes.

FOV	Array factor
−2.5°~2.5°	11.47 λ
−7.5°~−2.5°, 2.5°~7.5°	11.51 λ
−12.5°~−7.5°, 7.5°~12.5°	11.64 λ
−17.5°~−12.5°, 12.5°~17.5°	11.87 λ

Download Excel Table

예를 들어 θ_top ~ θ_bot 를 조향할 때 위 채널과 아래 채널의 안테나 거리가 k·λ인 수신기를 가정하고 위 채널이 아래 채널보다 위상이 ϕ만큼 앞서 있는 신호를 수신한다면 목표물의 앙각 θ는 식 (2)를 사용하여 θ_top < θ < θ_bot 를 만족하는 n값을 찾고 대입하여 추정할 수 있다.

$$\theta ={\sin }^{-1}\left(\frac{\varphi +2\pi n}{2\pi k}\right)$$

(2)

Ⅳ. 레이다 시스템 측정 결과

그림 8은 측정 실험에 사용한 목표물 및 실험 측정 환경이다. 표적으로 약 −12.40 dBsm의 RCS를 갖는 DJI 팬텀 4 드론을 사용하였다^[9]. 350 m 거리에서 레이다와 가까워지는 방향으로 움직이며 측정을 수행하였다. 그림 9는 실험에서 얻어진 측정 데이터이며 거리 플롯과 2D 플롯을 통해 MTI 필터의 사용으로 정지 클러터가 제거되었음을 확인하였다. 또한 상기한 알고리즘을 적용해 목표물이 방위각 −2°, 레이다 센터 빔 기준으로 앙각 6.54° 상향 각도에 표적이 존재하는 것으로 추정되었다.

그림 8. | Fig. 8. 실험환경 | Experipent environment

Download Original Figure

그림 9. | Fig. 9. 측정 결과 (a) MTI 필터 적용한 거리 플롯, (b) MTI 필터 적용하지 않은 거리 플롯, (c) MTI 필터 적용한 2D 플롯, (d) MTI 필터 적용하지 않은 2D 플롯 | Test Results (a) MTI filter applied range plot, (b) range plot without MTI filter, (c) MTI filter applied 2D plot, (d) 2D plot without MTI filter

Download Original Figure

Ⅴ. 결 론

본 논문은 위상 변위기를 사용한 레이다 송신기의 빔 포밍 대신 단순한 송신 빔 스위칭 방식을 사용해, 저가의 경량 3차원 FMCW 레이다를 구현하였다. 측정 성능은 350 m 거리에서 −12.40 dBsm의 목표물을 약 20 dB의 SNR로 탐지할 수 있었으며, 레이다 방정식에 의하면 1.5 km에서 5 dBsm의 목표물을 약 11 dB SNR로 탐지할 수 있을 것으로 추정된다.