The Journal of Korean Institute of Electromagnetic Engineering and Science

The Korean Institute of Electromagnetic Engineering and Science

J. Korean Inst. Electromagn. Eng. Sci. 2020; 31(11):933-946

pISSN: 1226-3133, eISSN: 2288-226X

DOI: https://doi.org/10.5515/KJKIEES.2020.31.11.933

논문/REGULAR PAPERS

형상 파라미터 공차 변화에 따른 2선 대칭/비대칭 전송선로 크로스토크의 확률적 예측에 대한 연구

이재영¹

, 이호상^*

, 나완수^*^,^†

Stochastic Estimation of Crosstalk in Symmetric/Asymmetric Two-Conductor Transmission Lines Owing to Variations in Geometrical Parameter Tolerance

Jaeyoung Lee¹

, Hosang Lee^*

, Wansoo Nah^*^,^†

¹성균관대학교 전자전기컴퓨터공학과

^*SK하이닉스 미래기술연구원

¹Department of Electrical and Computer Engineering, Sungkyunkwan University

^*R&D Division, SK hynixs

^†Corresponding Author: Wansoo Nah (e-mail: wsnah@skku.edu)

© Copyright 2019 The Korean Institute of Electromagnetic Engineering and Science. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/4.0/) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Received: Aug 03, 2020; Revised: Sep 21, 2020; Accepted: Oct 15, 2020

Published Online: Nov 30, 2020

요약

본 논문에서는 형상 파라미터의 제작 공차 변화에 의한 2선 대칭/비대칭 전송선로의 크로스토크 전압을 예측하고자 확률적 예측 기법인 Generalized Polynomial Chaos Method (gPC)를 도입하고, 기존의 확률 예측 기법인 몬테카를로 시뮬레이션 (Monte-Calro simulation)을 이용한 예측을 병행하여 최종적으로 실제 측정된 크로스토크 전압과 비교하였다. 전송선로는 한 쌍의 마이크로스트립 신호선 형태로, 일반적인 대칭선로 구조와 크로스토크 저감 성능을 갖는 비대칭선로 구조를 기준으로 삼았다. 전송선로 구조 내에서 확률 변수 5가지를 정의하였고, 해당 변수들을 매개로 몬테카를로 시뮬레이션과 gPC 방법을 병행하여 진행하였으며, 확률적 예측 결과를 토대로 대칭구조 및 비대칭구조 전송선로에서의 크로스토크 전압 변화를 도출하였으며, 제작 공차에 대하여 어떤 구조가 더 민감한지를 파악하였다. 최종적으로 실제 측정된 크로스토크 전압과 비교하여 확률적 예측 기법의 정합성을 파악하였고, 비대칭 전송선로에서의 크로스토크 저감 성능이 형상 파라미터의 제작 공차에 의하여 크게 훼손되지 않음을 확인하였다.

Abstract

In this study, a generalized polynomial chaos method (gPC), which is a stochastic estimation technique, was used to predict the crosstalk voltage of a two-conductor symmetric/asymmetric transmission line owing to changes in the manufacturing tolerance of the geometrical parameters. In addition, a Monte-Carlo simulation, a conventional estimation method, was conducted in parallel with the gPC, and the results were compared with the actual measured crosstalk. A pair of microstrip signal lines were applied with symmetric and asymmetric structures, achieving a reduction in the crosstalk. A total of five geometrical parameters were defined as random variables, and a stochastic simulation was conducted in parallel for comparison with the crosstalk results of the gPC and Monte-Carlo simulations. Based on the stochastic estimation, we derived the change in crosstalk on the transmission lines and identified which structures are more sensitive to tolerance. Finally, the effectiveness of the stochastic estimation was determined by comparing the actual data, and it was confirmed that the performance in reducing the crosstalk under an asymmetric structure was not significantly hindered based on the manufacturing tolerance of the geometrical parameters.

Keywords: Stochastic Estimation; Monte-Carlo Simulation; Generalized Polynomial Chaos; Crosstalk; Signal Integrity

Ⅰ. 서 론

최근 전자제품의 소형화 및 집적화, 고속화 트렌드에 맞물려 제품을 구성하는 인쇄 회로 기판(PCB) 역시 점점 소형화되고 있다. 특히 회로를 구성하는 전송선로 영역에서는 선로 간 전기, 자기적 상호 결합에 의해 발생하는 크로스토크의 영향성이 점점 커지게 되었고, 이는 회로 설계 단계에서 중요한 문제이다. 전자기적 상호 결합에 의해 발생하는 크로스토크 현상은 전송 선로 특성을 저감시켜 신호 전달을 지연시키고, 시스템 상의 오작동을 유발하는 등 신호 무결성(signal integrity)에도 영향을 준다. 이러한 현상을 방지하기 위해 크로스토크 저감 방안에 대한 연구와 다양한 설계 기법이 제시되어 있으며, 설계상 구조에 변화를 주거나, 추가적인 장치 혹은 구조를 덧대어 해결하는 방식이 제안되어 있다^[1]～[3]. 이러한 방법들은 구조가 복잡해지거나 오히려 회로가 커지는 한계점이 있었기 때문에, 이를 보완하고자 비대칭 전송선로 설계 기법에 대한 연구가 마이크로스트립 전송선로를 대상으로 하여 진행되었으며^[4],[5], 단순히 마이크로스트립의 단면 형상을 적절히 변형함으로써 두 선로의 크로스토크를 획기적으로 저감시킬 수 있다는 것이 확인되었으며^[4],[5], 추후 PCB 설계 시 해당 구조를 많이 이용될 수 있을 것으로 전망된다.

하지만 실제 선로 제작 시 설계대로 오차 없이 정확히 제작하는 것은 사실상 불가능하며, 제작 공정에 따르는 일정 수준의 공차(tolerance)가 필연적으로 발생하게 된다. 즉, 설계치 및 실제 제작품 사이에 데이터의 차이가 야기되며, 특히 비대칭 선로의 경우, 이러한 제작 공차 때문에 기하학적 비대칭성을 이용한 크로스토크 저감 성능이 훼손될 수 있는 가능성이 존재한다. 이것은 기하학적인 비대칭성을 이용한 마이크로스트립의 실용적인 적용에 치명적인 단점이 될 수 있으며, 본 논문에서는 이러한 관점에서 비대칭 전송선로의 제작 공차에 기인한 크로스토크 저감 성능의 열화(degradation)를 분석하고, 실측치와 비교 분석하고자 한다.

제작 공차에 기인한 크로스토크의 변화를 분석하기 위해서는 두 가지 방법이 있을 수 있다. 첫 번째 방법은 확률적으로 유의미하게 많은 개수의 PCB를 실제로 제작하고, 각각의 PCB에서의 크로스토크를 측정한 후, 단면을 절단하여 실제로 제작된 형상 및 사이즈를 확인하고 분석하는 방법이 있을 수 있다. 하지만 의미를 갖는 크로스토크 변화를 보기 위해서는 제작해야 하는 PCB의 갯수가 많아야 하며, 많은 수의 PCB의 단면을 절단하여 형상 및 사이즈를 수작업으로 파악하는 것은 현실적으로 불가능하지는 않겠지만 매우 어렵다고 할 수 있다. 두 번째 방법은 PCB 제작회사가 제공하는 공차를 이용하여 형상 파라미터에 변화를 주고, 확률론적 예측(stochastic estimation) 해석 방법을 통해서 크로스토크 전압의 변화를 예측하는 것이다. 본 논문에서는 두 번째 방법을 이용하여 크로스토크를 분석하고자 하며, 특히 몬테카를로 시뮬레이션(Monte-Carlo simulation) 기법과 generalized Polynomial Chaos (gPC) 기법을 병행하고자 한다.

본 논문의 구성은 다음과 같다. 2장에서는 2선 대칭/비대칭 전송선로의 크로스토크 특성에 대하여 기술하고, EM(electro- magnetic) 시뮬레이션을 위한 설계 변수를 설정한다. 3장에서는 본 논문에서 활용할 몬테카를로 시뮬레이션 및 gPC 방식에 대하여 기술하며, 4장에서는 이를 기반으로 하여 크로스토크를 예측하고 비교한다. 두 가지 시뮬레이션을 병행하여 크로스토크 전압 예측을 하고, 구조에 따른 크로스토크 전압의 변화를 파악하며, 최종적으로 실제 데이터를 바탕으로 확률적 해석 방법의 유효성을 판단하고 비대칭 전송선로의 크로스토크 저감 성능이 제작 공차에 의해 크게 훼손되지 않음을 보이고자 한다.

Ⅱ. 2선 대칭/비대칭 전송선로의 크로스토크 특성

본 장에서는 본 논문에서 분석을 진행할 2선 대칭/비대칭 마이크로스트립 전송선로 구조를 소개하고, 랜덤 변수를 정하는 과정을 기술한다. 또한 추후 전송선로 구조 변화에 따른 크로스토크 전압 비교를 위해 NEXT(near-end X-talk) 및 FEXT(far-end X-talk) 전압을 2D EM 시뮬레이션을 통해 도출하고자 한다.

그림 1(a)는 본 논문에서 활용할 전송선로 구조를 나타낸 것으로, 2 도체로 이루어진 한 쌍의 마이크로스트립(Microstrip) 구조를 나타낸다. ω₁과 ω₂는 신호선의 폭, t₁과 t₂는 신호선의 두께를, h는 접지면(ground plane, GND)으로부터 신호선까지의 기판 유전체 두께를 나타내며, d는 Line 1과 Line 2 중심 사이의 거리를 나타낸다. 그림 1(b)는 한 쌍의 선로에 대한 크로스토크 전압 도출에 관한 개념도를 나타낸 것으로, Line 1은 잡음신호 발생원(aggressor)의 역할을 하며, Line 1에서의 잡음신호가 선로간 커플링 현상으로 인한 크로스토크를 통하여 Line 2(victim)로 전달되게 되며, 이 때 잡음원에 가까운 Line 2에서 관찰되는 잡음신호를 NEXT, 그 반대편에서 관찰되는 잡음신호를 FEXT라고 하고, 해당 포트에서 전압을 측정/계산하여 그 값들을 확인할 수 있다.

그림 1. | Fig. 1. 2 도체 마이크로스트립 라인의 단면 및 크로스토크 개념도 | Cross sectional view and NEXT/FEXT in two-conductor microstrip lines.

Download Original Figure

그림 2(a)는 그림 1을 기반으로 하여 설계한 대칭 구조의 마이크로스트립 선로의 단면을 표현한 것이며, 이 경우에는 ω₁= 335 μm, ω₂=335 μm, t₁=40 μm, t₂=40 μm, h=200 μm로 Line 1과 Line 2의 선로를 동일한 사이즈로 설정하였으며, d는 635 μm로 고정했다. 선로 및 접지면의 재질은 구리(Cu)로, 기판 유전체(dielectric)는 상대 유전율(ϵ_r)이 4.2이고, 손실 탄젠트(loss tangent)가 0.02인 FR4 매질을 사용하였다. 선로의 총 길이는 50 mm를 상정하였고, 20 GHz까지 해석하였으며, 선로의 특성 임피던스 Z₀는 ～50ω으로 설계되었다^[6],[7]. 그림 2의 (b)는 Line 1에 상승 시간 t_r(rising time)이 0.1 ns인 1 V 스텝(step) 전압 파형을 인가할 때 Line 2에 유기되는 NEXT 및 FEXT를 보여준다. ANSYS Q2D Extractor를 이용하여 S-파라미터를 도출하였으며, 이것을 ANSYS Circuit Design Tool에 가져와서 회로 시뮬레이션을 수행하였다. 그래프상의 붉은 선은 전압원을, 파란색은 NEXT, 녹색 선은 FEXT 전압을 의미한다. 그림에서 볼 수 있듯이 NEXT 최대값의 크기는 0.056 V, FEXT 최대값의 크기는 0.113 V임을 알 수 있다.

그림 2. | Fig. 2. 대칭 구조 마이크로스트립 선로의 단면 및 시뮬레이션 결과 | Cross-sectional view and simulation result of symmetric microstrip line.

Download Original Figure

최근, 두 마이크로스트립 선로의 단면 형상을 변화시켜서 두 선로 사이의 크로스토크를 효과적으로 저감하는 연구가 진행되었으며^[4],[5], 그림 3(a)는 해당 연구 결과로 얻어진 비대칭 선로의 단면을 나타낸다. 이 경우는, ω₁= 170.5 μm, ω₂=160.3 μm, t₁=43 μm, t₂=43 μm, h=110 μm이 되어 Line 1과 Line 2가 비대칭의 형상을 갖는다. 사실 크로스토크는 두 선로의 거리가 멀어질수록 당연히 작아지게 되나, 이 경우는 선로 시스템의 사이즈가 커지게 되어 일반적으로 얻고자 하는 해법에서 제외되어져야 한다. 그러한 의미에서 그림 2(a) 및 그림 3(a)에서 볼 수 있듯이, 두 라인 중심 사이의 거리 d가 635 μm로 일정하게 유지되었음을 알 수 있으며, 이것은 비대칭 구조에서 두 선로의 사이즈가 증가하지 않았음을 의미한다. 그림 3(b)는 비대칭 선로의 Line 1에서 전압원 1 V를 인가할 때 Line 2에 유기되는 NEXT 및 FEXT를 보여준다. 이 때 NEXT의 최대값의 크기는 대칭구조일 때의 0.056 V에서 0.017 V로 크게 줄어들었으며, FEXT의 최대값의 크기도 대칭일 때의 0.113 V에서 0.042 V로 크게 줄었음을 확인할 수 있다.

그림 3. | Fig. 3. 비대칭 구조 마이크로스트립 선로의 단면 및 시뮬레이션 결과 | Cross-sectional view and simulation result of asymmetric microstrip line.

Download Original Figure

위와 같이 비대칭 구조를 적절히 이용하면, 두 선로 사이의 크로스토크를 크게 줄일 수 있음을 알 수 있으나, 실제로 PCB를 제작할 때 필연적으로 발생하는 제작 공차에 의해서 비대칭 구조에서의 크로스토크 저감 효과가 상쇄될 수 있다. 이러한 측면에서 제 3장부터는 제작 공차에 의한 크로스토크 저감 효과의 훼손에 대한 분석을 확률적 예측 기법으로 진행하고자 한다.

Ⅲ. 확률론적 예측 기법

하나로 정의내리지 못하는 랜덤 변수를 포함하고 있는 문제를 해결하기 위해서는 일반해를 구하는 형태의 결정적(deterministic) 해석 기법 대신 확률적(stochastic) 해석 기법이 요구된다. 확률적 해석 기법 중 가장 일반적인 해석법은 몬테카를로 시뮬레이션(Monte-Carlo simulation)으로, 많은 시행 횟수를 거쳐 신뢰도 높은 결과를 예측하는 간단하고 강력한 예측 기법 중 하나이다. 하지만 신뢰성 있는 최소 시행 횟수가 커지고, 또 변수가 많아지면 시뮬레이션 시간이 기하급수적으로 증가하기 때문에, 다량의 예측이 필요하거나 빨리 예측을 해야 하는 경우에는 적용이 제한된다는 단점이 있다^[8],[12].

위와 같은 단점을 보완하기 위해, 즉 많은 시행 횟수를 줄이기 위해서 많이 사용되는 방법 중의 하나가 Generalized Polynomial Chaos Method(gPC) 방법이다. gPC 방법을 이용하면 획기적으로 적은 시행횟수의 수행만으로도 몬테카를로 방법에서 요구되는 많은 횟수를 수행한 결과와 유사한 결과를 얻을 수 있다는 것이며, 이에 제반하는 사항들은 3-2에서 기술이 된다. 본 논문에서는 확률론적 예측기법으로 몬테카를로 시뮬레이션 방법 및 gPC를 이용해서 비대칭 마이크로스트립 구조에서 제작공차에 기인한 크로스토크의 확률적인 분석을 수행하고자 한다.

3-1 몬테카를로 시뮬레이션(Monte-Carlo Simulation) 기법

몬테카를로 시뮬레이션은 랜덤변수에 대해 무작위로 추출된 난수를 이용해 샘플링(Sampling)하여 결과를 계산, 예측하는 간단한 확률적 해석 기법이다. 정확한 결과를 나타내는 것이 아니기 때문에 실제 데이터와는 어느 정도 차이가 존재하지만, 실제 데이터가 정합 혹은 포함되는지를 쉽게 파악하여 실제 분석 시 나타날 수 있는 오차에 대비할 수 있는 예측 방법이다. 몬테카를로 시뮬레이션 기법을 이용한 확률적 예측은 아래와 같은 순서로 진행된다.

① 먼저 입력 변수를 확률 분포(probability distribution)를 갖는 랜덤변수로 나타낸다. 평균 μ와 공차 수준 δ를 이용해 식 (1)과 같이 표현했으며, 랜덤변수의 종류 및 확률 분포의 성격에 따라 구체적인 확률 해석 방법이 달라진다^[9].본 논문에서는 가우시안 확률분포(gaussain distribution)를 갖게끔 설정했다.
$X k = μ (1 + δ z k)$
(1)
② 난수(random number) z_k를 추출하여 변수의 샘플링(sampling)을 진행한다^[10]. 그림 4와 그림 5는 본 논문에서 활용할 5개의 변수들을 샘플링한 결과로, 각 변수별로 평균 μ를 정하고, 상정한 제작 공차인 10 %를 이용하여 총 1,000회 샘플링한 결과를 나타낸 것이다. 이 때 X축은 각 변수별 샘플링된 수치를, Y축은 샘플의 개수를, 붉은 선은 확률분포를 나타낸다. 각 그래프에서 막대선의 크기를 모두 합하면 1,000이 된다.
③ 샘플링된 데이터를 바탕으로 특정 시뮬레이션 등의 방법을 샘플링된 횟수만큼 반복 시행한다. 본 논문에서는 샘플링된 파라미터 값들에 대하여 ANSYS Q2D를 이용한 2D EM 시뮬레이션을 수행하였으며, 그 결과로 각 경우에서의 4-port S-파라미터를 도출하였다. 도출된 S-파라미터는 ANSYS Circuit Design Tool로 보내져서 회로 시뮬레이션을 통해 크로스토크가 계산된다.
④ 도출된 결과를 이용하여 예상되는 물리량 (본 논문에서는 NEXT/FEXT 전압값)의 변화를 확보하고, 실측치가 존재한다면 이를 해당 결과와 비교하여 확률적 예측의 유효성을 판단할 수 있다.

몬테카를로 시뮬레이션 기법은 이처럼 단순한 과정을 갖고 있기 때문에 일반적으로 많이 사용되는 확률적 예측 기법이다. 샘플링의 수를 증가시켜서 신뢰도를 보장할 수 있지만, 높은 신뢰도를 위해 난수를 일정 수준으로 다량 발생시켜 데이터의 표본 크기를 키워야 하며, 그만큼 시뮬레이션 시간이 사실상 오래 걸린다는 단점이 있다. 다음 3-2에서는 샘플링 수를 대폭 감소시키면서도 몬테카를로 시뮬레이션 기법을 사용한 결과와 유사한 결과를 보여주는 gPC 방법에 대하여 기술한다.

그림 4. | Fig. 4. 대칭구조 마이크로스트립 라인의 변수별 1,000번 샘플링 결과 | Sampling results of each parameter of symmetrical microstrip line (Total 1,000 times).

Download Original Figure

그림 5. | Fig. 5. 비대칭구조 마이크로스트립 라인의 변수별 1,000번 샘플링 결과 | Sampling results of each parameter of asymmetrical microstrip line (Total 1,000 times).

Download Original Figure

3-2 Generalized Polynomial Chaos(gPC) 기법

Polynomial Chaos Expansion 이론(PCE)은 독립적인 랜덤 변수를 갖는 확률론적 시스템에 대해 효율적인 예측을 가능케 하는 이론으로, 랜덤 변수의 종류에 따른 직교 다항식(orthogonal polynomial function)을 이용하여 결과에 대한 근사식을 상정한 다음, 시스템을 계산 가능한 함수로 확장하여 추후 예측에 활용하는 이론이다. 초기에는 가우시안 랜덤 변수에 한정되었으나, 추후 비 가우시안 (non-Gaussian) 랜덤 변수에 대한 이론이 정립되었으며, 이를 Wiener-Askey Polynomial Chaos 혹은 일반화된 PC라 하여 Generalized Polynomial Chaos(gPC)라 일컫게 되었다^[11]. gPC 기법을 이용한 확률적 예측 방법은 아래와 같은 순서로 진행된다^[11]～[15].

① 입력 변수를 정의한다. 본 논문에서는 랜덤변수 $ξ ¯ k$ 를 이용하여 식 (2)로 표현하였다. 이 때 랜덤변수 $ξ ¯ k$

는 각기 다른 d개의 변수들로 이루어진 벡터 형태 $(ξ ¯ k = [ξ 1, ξ 2, ξ 3 … ξ d])$ 로 구성되어 있다.
$X k = μ k ± σ k ξ ¯ k (k = 0, 1, 2 …)$
(2)
② 시스템의 출력을, 입력변수를 고려하여, 식 (3)과 같이 정의한다. 본 논문에서는 크로스토크 전압을 출력으로 정의했고, 이를 v(t)라 설정했다. 또한 랜덤변수 $ξ ¯ k$ 를 이용하면 v(t)는 랜덤변수 $ξ ¯ k$ 를 포함한 근사식 $v (t, ξ ¯ k)$ 로 표현할 수 있으며, $v (t, ξ ¯ k)$ 는 직교 다항함수(orthogonal polynomial function) $Φ k (ξ ¯ k)$ 및 결정적 계수(deterministic constant) v_k(t)로 구성된 전개식을 갖게 된다. 이 때 직교 다항함수의 총 개수 K는 식 (4)로 정의한다^[12].
$v (t) ≈ v (t, ξ ¯ k) = ∑ k = 0 ∞ v k (t) Φ k (ξ ¯ k) ≈ ∑ k = 0 K − 1 v k (t) Φ k (ξ ¯ k)$
(3)

$K = p + d C d = (p + d)! (p + d − d)! d! = (p + d)! p! d!$
(4)

식 (4)에서 p는 다항함수의 최고차항 차수를 의미하며, d는 앞서 정의한 변수의 개수를 의미한다. 또한 단순한 구조의 경우, p=2라고 설정하더라도 그 이상의 차수에 비해 신뢰도가 크게 차이가 나지 않는다는 것이 알려져 있다^[12],[15]. 따라서 본 논문에서는 변수의 개수 d=5, 차수 p=2라고 설정하였고, 이 때 K는 21로 계산된다.
③ 랜덤변수의 성질에 따라 다항함수 $Φ k (ξ ¯ k)$ 을 도출한다. 다항함수 $Φ k (ξ ¯ k)$ 는 랜덤변수 $ξ ¯ k$ 의 확률분포의 성질에 따라 그 특징이 변화하며, 이에 대한 상관관계를 표 1에 나타냈다. 본 논문에서는 가우시안 확률분포를 갖는 랜덤변수를 상정했기 때문에, 표 1에 의해 Hermite 다항식을 다항함수로 사용했다. 이 때 다항함수의 총 개수는 K개이며, 샘플링 포인트 역시 K=21개를 갖는다^[12].

랜덤변수 $ξ ¯ k$ 가 몇 개의 변수를 갖고 있는지에 따라 다항함수의 계산법이 달라진다. 만약 랜덤변수 $ξ ¯ k$ 가 단일 변수(uni-variable)로 이루어진 경우, 즉 $ξ ¯ k = ξ$ 로 나타낼 수 있는 경우, 다항함수 $Φ k (ξ ¯ k)$ 은 식 (5)로 정의할 수 있다.
$Φ k (ξ ¯) = (− 1) k k! e ξ 2 2 d k d ξ k e − ξ 2 2 (k = 0, 1, 2 …)$
(5)

위를 전개하면 식 (6)과 같이 계산할 수 있다.
$Φ 0 (ξ ¯ k) = Φ 0 (ξ) = (− 1) 0 0! e ξ 2 2 e − ξ 2 2 = 1 Φ 1 (ξ ¯ k) = Φ 1 (ξ) = (− 1) 1 1! e ξ 2 2 d d ξ e − ξ 2 2 = ξ Φ 2 (ξ ¯ k) = Φ 2 (ξ) = (− 1) 2 2! e ξ 2 2 d 2 d ξ 2 e − ξ 2 2 = ξ 2 − 1 2 Φ 3 (ξ ¯ k) = Φ 3 (ξ) = (− 1) 3 3! e ξ 2 2 d 3 d ξ 3 e − ξ 2 2 = ξ 3 − 3 ξ 6 ⋯$
(6)

만약 랜덤변수 $ξ ¯ k$ 가 두 개 이상의 변수를 포함된 다변수인 경우, ( $ξ ¯ k = [ξ 1, ξ 2, ξ 3 … ξ d]$ : Multi-variable) 다항함수는 Hermite 다항식을 곱한 형태가 되며, 이를 식 (7)로 표기할 수 있다. 이 때 d는 식 (4)에서 정한 변수의 개수다.
$Φ k (ξ ¯ k = ξ 1, ξ 2, ξ 3 … ξ d) = ∏ i = 1 d ϕ p i (ξ i) (i = 1, 2, 3, …, d) (k = 0, 1, 2 … K − 1)$
(7)

이 때 p_i는 식 (4)의 K를 계산할 때 사용한 차수 p에 의해 결정되는 quadrature point를 통해 정의되고^[13], $ϕ p i (ξ i)$ 는 식 (5)에 나타낸 단일 변수일 때의 직교 다항함수이다^[12]. 즉, 식 (5)의 k 대신 p_i를 대입하여 $Φ p i (ξ i)$ 를 정하고, 그것을 곱한 형태가 두 개 이상의 변수를 포함한 랜덤변수에 대한 Hermite 다항함수 $Φ k (ξ ¯ k)$ 가 된다. d=2, p=2인 경우를 예시를 들어 설명하면 다음과 같다. 먼저 랜덤변수 $ξ ¯ k$ 는 [ξ₁,ξ₂]로 표현 가능하며, 총 다항함수 개수 K는 6이다. 이 때 p_i는 6개의 quadrature point를 바탕으로 순서쌍의 형태로 정의되며, 이를 식 (8)과 같이 k의 변화에 따른 순서쌍의 형태로 나타낼 수 있다.
$k = 0 : (0, 0), k = 3 : (2, 0) k = 1 : (1, 0), k = 4 : (1, 1) k = 2 : (0, 1), k = 5 : (0, 2)$
(8)

즉, 식 (5)로 계산할 수 있는 ϕ₀ (ξ_i), ϕ₁ (ξ_i), ϕ₂ (ξ_i)를 활용하면 $Φ k (ξ ¯ k)$ 를 식 (9)와 같이 표현 가능하다.
$Φ 0 (ξ ¯ k) = ϕ 0 (ξ 1) ϕ 1 (ξ 2) = 1 × 1 = 1 Φ 1 (ξ ¯ k) = ϕ 1 (ξ 1) ϕ 0 (ξ 2) = ξ 1 × 1 = ξ 1 Φ 2 (ξ ¯ k) = ϕ 0 (ξ 1) ϕ 1 (ξ 2) = 1 × ξ 2 = ξ 2 Φ 3 (ξ ¯ k) = ϕ 2 (ξ 1) ϕ 0 (ξ 2) = ξ 12 − 1 2 × 1 = ξ 12 − 1 2 Φ 4 (ξ ¯ k) = ϕ 1 (ξ 1) ϕ 1 (ξ 2) = ξ 1 × ξ 2 = ξ 1 ξ 2 Φ 3 (ξ ¯ k) = ϕ 0 (ξ 1) ϕ 2 (ξ 2) = 1 × ξ 22 − 1 2 = ξ 22 − 1 2$
(9)

이 때, 랜덤변수 ξ₁, ξ₂, ξ₃… ξ_d의 값을 알면 다항함수 $Φ k (ξ ¯ k)$ 를 계산할 수 있고, $v (t, ξ ¯ k)$ 역시 대응하는 값을 구할 수 있다. ξ₁, ξ₂, ξ₃… ξ_d를 구하는 방법은 차수 p와 Gaussian-Hermite Quadrature 기법을 활용하여 계산할 수 있다. 이에 대한 구체적인 계산 과정은 참고문헌 [13]에서 확인할 수 있다.
④ 시스템의 입력 다항함수 및 시스템의 출력을 식 (10)과 같이 행렬로 나타낸다. 이 때 입력 다항함수 $Φ k (ξ ¯ k)$ 는 K×K의 행렬식을, 출력값 $v (t, ξ ¯ k)$ 의 행렬식을 가지며, K는 식 (4)에서 구해진 값이다.
$(Φ 0 (ξ ¯ 0) Φ 1 (ξ ¯ 0) ⋯ Φ n (ξ ¯ 0) Φ 0 (ξ ¯ 1) Φ 1 (ξ ¯ 1) ⋯ Φ n (ξ ¯ 1) ⋮ ⋮ ⋱ ⋮ Φ 0 (ξ ¯ n) Φ 1 (ξ ¯ n) ⋯ Φ n (ξ ¯ n)) (v 0 (t) v 1 (t) ⋮ v n (t)) = (v 0 (t, ξ ¯ 0) v 1 (t, ξ ¯ 1) ⋮ v n (t, ξ ¯ n))$
(10)

(이 때, n=K−1)

표 1. | Table 1. 랜덤변수와 다항함수

Φ k (ξ ¯ k)

간 상관관계 | Correlation between random variable and polynomial function.

Random variable	Polynomial function	Support range
Gaussian	Hermite	(-∞,∞)
Gamma	Laguerre	[0,∞)
Beta	Jacobi	[a,b]
Uniform	Legendre	[a,b]

Download Excel Table

이후 역행렬을 활용하여 시스템의 결정적 계수(deterministic coefficient)인 v_k(t)를 식 (11)을 이용하여 구한다. 본 논문에서 K는 21이므로 21×21의 $Φ k (ξ ¯ k)$ 행렬식과 $21 × 1 v (t, ξ ¯ k)$ 을 이용하여 21×1의 결정적 계수 v_k(t)에 관한 행렬식을 도출할 수 있게 된다.

(v 0 (t) v 1 (t) ⋮ v n (t)) = (Φ 0 (ξ ¯ 0) Φ 1 (ξ ¯ 0) ⋯ Φ n (ξ ¯ 0) Φ 0 (ξ ¯ 1) Φ 1 (ξ ¯ 1) ⋯ Φ n (ξ ¯ 1) ⋮ ⋮ ⋱ ⋮ Φ 0 (ξ ¯ n) Φ 1 (ξ ¯ n) ⋯ Φ n (ξ ¯ n)) − 1 (v 0 (t, ξ ¯ 0) v 1 (t, ξ ¯ 1) ⋮ v n (t, ξ ¯ n))

(11)

(이 때, n=K−1)

즉, gPC를 이용하면 반복적인 시뮬레이션 대신에 시스템의 결정적 계수를 이용한 수치적 예측 및 해석이 가능해지며, 요구되는 샘플링 포인트 수가 몬테카를로 시뮬레이션 기법보다 상대적으로 적기 때문에, 보다 빠른 해석 및 예측이 가능하다는 장점을 갖는다. 제 3장에서 기술한 몬테카를로 시뮬레이션 및 gPC 기법을 기반으로 제 4장에서는 2선 대칭/비대칭 전송선로의 크로스토크에 대한 확률적 예측을 진행할 것이다.

Ⅳ. 2선 대칭/비대칭 전송선로의 크로스토크 예측

제 3장에서 기술한 확률론적 예측 방법을 바탕으로, 본 장에서는 2선 대칭 및 비대칭 전송선로 구조에 대해 몬테카를로 시뮬레이션 및 gPC 기법을 병행하여 진행하고, 예측된 결과의 평균치 및 최소/최대치로 형성되는 영역(boundary)을 비교하는 과정을 기술한다. 이를 통해 어떤 구조가 더 변화에 민감한지 파악하고, 실제 측정된 데이터를 활용하여 확률적 예측의 정합성을 판단한다.

4-1 2선 대칭/비대칭 전송선로의 형상 파라미터 제작 공차에 대한 확률적 예측

2선 대칭/비대칭 전송선로에 대하여 몬테카를로 시뮬레이션 및 gPC를 이용하여 확률적 예측을 진행하며, 먼저 몬테카를로 시뮬레이션에 대하여 기술한다. 그림 4와 그림 5에서 5개의 변수 w₁, w₂, h, t₁, t₂에 대하여 랜덤 샘플링한 데이터들을 나열한 것의 일부를 그림 6에 나타냈다. 1,000개의 w₁, w₂, h, t₁, t₂ 총 5개의 변수를 하나의 변수 벡터 $s^= (w 1, w 2, t 1, t 2, h)$ 로 묶을 수 있고, 변수 벡터 $s^$ 를 이용하여 각각의 전송선로에 대해 2D EM 시뮬레이션을 1,000회 반복 시행했다.

그림 6. | Fig. 6. 1,000회 랜덤 샘플링된 몬테카를로 변수 데이터의 일부 | Part of random sampled (1,000 times) data for Monte-Carlo simulation.

Download Original Figure

다음으로 gPC 기법을 통한 예측을 진행한다. 식 (4)에 의해 변수 개수 d=5, 다항차수 p=2로 상정하면, 총 샘플링 포인트 수 K=21개가 된다. 그림 7은 식 (5)와 식 (7), Gaussian-Hermite Quadrature 기법^[12],[13]을 활용하여 계산된 샘플링 포인트 21개 중 일부를 보인 것으로, 각 해당 변수 데이터를 사용하고, 또 이 때의 근사 출력값인 $v k (t, ξ ¯ k)$ 를 이용하여 식 (10) 및 식 (11)에 의해서 21개의 결정적 계수 v_k(t)를 추출할 수 있다.

그림 7. | Fig. 7. 21개 샘플링된 gPC 변수 데이터의 일부 | Part of sampled data (21 each) for gPC method.

Download Original Figure

시뮬레이션을 위한 변수 데이터들은 ANSYS tool 자체에 내장된 ‘Run Script’ 기능을 이용하면 수작업으로 입력할 필요 없이 자동으로 입력할 수 있으며, 해당 데이터를 바탕으로 하는 반복 시행 역시 자동으로 수행 가능하다^[16]. 그림 8은 각각의 확률적 예측 기법으로 도출된 크로스토크 전압을 전송선로 구조와 NEXT, FEXT로 분류하여 비교한 것이다. 1,000회 반복 시행한 결과는 회색으로 나타냈으며, 몬테카를로 시뮬레이션과 관련된 결과는 파란색으로, gPC와 관련된 결과는 붉은색으로 표시했다. 또한 두 시뮬레이션에서 확인한 최대치 및 최소치를 이용하여 영역(boundary)을 설정하였으며, 이를 점선으로 나타냈고, 예측치 전체의 평균값을 실선으로 나타내었다. 2장의 그림 2(b), 그림 3(b)에서 도출한 시뮬레이션 결과를 녹색 실선으로 나타냈으며, 또한 위아래 사이의 간격이 특히 큰 부분, 즉 출렁임(fluctuation)이 상대적으로 크게 발생한 지점들 중 일부를 특정하여 각각의 그림에 검은색 수직 점선과 붉은색 점으로 표시하였다. 이를 gPC 및 몬테카를로 시뮬레이션(MC) 결과의 비교 포인트로 삼았고, 해당 지점에서의 대칭/비대칭 구조에서의 NEXT, FEXT 결과를 표 2 및 표 3에 각각 정리하였다.

그림 8. | Fig. 8. gPC 및 몬테카를로 시뮬레이션으로 비교한 마이크로스트립 선로 구조별 NEXT, FEXT 전압 그래프 | NEXT and FEXT voltage graphs by microstrip line structure compared with gPC and Monte-Carlo simulation.

Download Original Figure

표 2. | Table 2. NEXT 기준 대칭/비대칭 마이크로스트립 라인의 확률적 예측 결과 비교 | Comparison using stochastic estimation results for symmetric/asymmetric microstrip line based on NEXT voltage.

Comparison point of NEXT voltage of symmetric line	Simulation result in Fig. 2(b)	MC mean	gPC mean	MC boundary	gPC boundary	Ratio of change\|(MAX-min)/(mean)\|
Comparison point of NEXT voltage of symmetric line	Simulation result in Fig. 2(b)	MC mean	gPC mean	MC boundary	gPC boundary	MC	gPC
0.35 ns	0.0562 V	0.0562 V	0.0562 V	0.0481 V～0.0662 V	0.0481 V～0.0661 V	30.79 %	30.59 %
0.54 ns	0.0519 V	0.0519 V	0.0519 V	0.0474 V～0.0643 V	0.0474 V～0.0643 V	32.56 %	30.44 %
0.63 ns	0.0298 V	0.0298 V	0.0298 V	0.0200 V～0.0502 V	0.0199 V～0.0502 V	101.08 %	101.08 %
0.69 ns	0.0072 V	0.0072 V	0.0072 V	0.0033 V～0.0299 V	0.0034 V～0.0297 V	366.18 %	364.71 %
1.17 ns	0.0019 V	0.0019 V	0.0019 V	0.0004 V～0.0041 V	0.0003 V～0.0040 V	205.88 %	205.88 %
Comparison point of NEXT voltage of asymmetric line	Simulation result in Fig. 3(b)	MC mean	gPC mean	MC boundary	gPC boundary	Ratio of change\|(MAX-min)/(mean)\|
Comparison point of NEXT voltage of asymmetric line	Simulation result in Fig. 3(b)	MC mean	gPC mean	MC boundary	gPC boundary	MC	gPC
0.35 ns	0.0158 V	0.0158 V	0.0157 V	0.0134 V～0.0192 V	0.0133 V～0.0193 V	36.71 %	38.22 %
0.56 ns	0.0173 V	0.0173 V	0.0172 V	0.0125 V～0.0249 V	0.0124 V～0.0246 V	71.68 %	70.93 %
0.63 ns	0.0046 V	0.0045 V	0.0046 V	0.0013 V～0.0206 V	0.0014 V～0.0206 V	428.89 %	417.39 %
0.67 ns	0.0019 V	0.0019 V	0.0019 V	0.0001 V～0.0161 V	0.0002 V～0.0161 V	842.11 %	836.84 %
1.13 ns	0.0011 V	0.0011 V	0.0010 V	0.0001 V～0.0024 V	0.0001 V～0.0024 V	209.09 %	230.00 %

Download Excel Table

표 3. | Table 3. FEXT 기준 대칭/비대칭 마이크로스트립 라인의 확률적 예측 결과 비교 | Comparison of stochastic estimation results for symmetric/asymmetric microstrip line based on FEXT voltage.

Comparison point of FEXT voltage of symmetric line	Simulation result in Fig. 2(b)	MC mean	gPC mean	MC boundary	gPC boundary	Ratio of change\|(MAX-min)/(mean)\|
Comparison point of FEXT voltage of symmetric line	Simulation result in Fig. 2(b)	MC mean	gPC mean	MC boundary	gPC boundary	MC	gPC
0.25 ns	−0.0016 V	−0.0016 V	−0.0016 V	−0.0052 V～0.0044 V	−0.0052 V～0.0042 V	412.50 %	412.50 %
0.35 ns	−0.1133 V	−0.1133 V	−0.1133 V	−0.1253 V～−0.0981 V	−0.1253 V～−0.0981 V	24.01 %	24.01 %
0.41 ns	−0.0092 V	−0.0092 V	−0.0093 V	−0.1048 V～−0.0049 V	−0.1048 V～−0.0049 V	1,085.87 %	1073.12 %
0.84 ns	−0.0018 V	−0.0018 V	−0.0017 V	−0.0086 V～0.0031 V	−0.0086V～0.0031 V	650.00 %	682.35 %
0.93 ns	−0.0054 V	−0.0054 V	−0.0054 V	−0.0099 V～0.0012 V	−0.0099 V～0.0012 V	205.56 %	205.56 %
0.99 ns	−0.0018 V	−0.0018 V	−0.0018 V	−0.0064 V～−0.0002 V	−0.0064 V～−0.0002 V	344.44 %	344.44 %
Comparison point of FEXT voltage of asymmetric line	Simulation result in Fig. 3(b)	MC mean	gPC mean	MC boundary	gPC boundary	Ratio of change\|(MAX-min)/(mean)\|
Comparison point of FEXT voltage of asymmetric line	Simulation result in Fig. 3(b)	MC mean	gPC mean	MC boundary	gPC boundary	MC	gPC
0.25 ns	−0.0012 V	−0.0012 V	−0.0011 V	−0.0036 V～0.0027 V	−0.0036 V～0.0026 V	525.00 %	563.64 %
0.35 ns	−0.0419 V	−0.0419 V	−0.0419 V	−0.0499 V～−0.0335 V	−0.0499 V～−0.0335 V	39.14 %	39.14 %
0.41 ns	−0.0042 V	−0.0042 V	−0.0042 V	−0.0470 V～−0.0024 V	−0.0470 V～−0.0024 V	1,061.90 %	1,059.52 %
0.78 ns	−0.0010 V	−0.0010 V	−0.0010 V	−0.0039 V～0.0001V	−0.003 9V～0.0001 V	400.00 %	400.00 %
0.88 ns	−0.0019 V	−0.0019 V	−0.0019 V	−0.0042 V～0.0003V	−0.0042 V～0.0003 V	236.84 %	236.84 %
0.94 ns	−0.0009 V	−0.0009 V	−0.0009 V	−0.0035 V～−0.0000V	−0.0035 V～−0.0000 V	388.89 %	388.89 %

Download Excel Table

그림 8과 표 2, 표 3에 표현한 도출 결과에 대해 분석한다. 먼저, 몬테카를로 시뮬레이션 및 gPC 기법을 통해서 얻은 전압들의 평균값이 그림 2(b) 및 그림 3(b)의 시뮬레이션 결과(녹색 실선)와 거의 일치함을 확인할 수 있다. 또한 몬테카를로 시뮬레이션과 gPC 기법으로 도출한 전압 파형의 최대/최소값이 전체 영역에서 거의 일치함을 확인하였다. 이것은 1,000번의 계산을 수행할 필요 없이 적절한 21번의 계산만으로도 몬테카를로 시뮬레이션 결과와 매우 일치하는 결과를 얻을 수 있음을 의미한다.

또한, 표 2와 표 3에서 정리된 그림 8의 검은색 수직 점선 지점에서의 변화율 (최대/최소값 차이를 평균값으로 나눈 값)을 비교해 보면, 대부분의 비교 기준점에서 비대칭구조의 크로스토크 변화율이 대칭구조의 크로스토크 변화율보다 더 크다는 것을 확인할 수 있고, 이는 비대칭구조의 전송선로가 형상 파라미터의 제작 공차에 상대적으로 더 민감하다는 의미를 갖는다. 하지만 그럼에도 불구하고 비대칭구조 전송선로의 크로스토크 NEXT 및 FEXT의 최대값의 크기가 대칭구조 전송선로의 크로스토크 NEXT 및 FEXT의 최대값의 크기보다 더 작게 나타나는 것 역시 확인할 수 있는데(표 2 및 표 3의 두 번째 열), 이는 곧 제작 공차를 10 %로 가정하고, 확률적 예측을 시행했을 때, 비대칭선로의 크로스토크 저감 능력의 훼손이 크게 일어나지 않음을 의미한다. 본 절에서 도출한 확률적 예측 결과를 바탕으로 하여, 4-2에서는 실측 결과와 비교하고 분석한 결과를 기술할 것이다.

4-2 2선 대칭/비대칭 전송선로 실측치와의 비교 분석

본 절에서는 그림 2(a)와 그림 3(a)의 단면도를 갖는 2선 대칭/비대칭 전송선로를 실제로 제작하여 측정한 실측치와 확률적 예측 결과를 비교하고, 이를 통해 예측 범위 내에 실측치가 포함되는지를 확인하여 확률적 예측 기법의 유효성을 판단한다. 최종적으로 제작 공차에 의해 예측된 비대칭 전송선로의 크로스토크 저감의 훼손이 충분히 예측가능한 지를 판단하고자 한다. 그림 9(a) 및 9(b)는 실제 제작된 대칭/비대칭 전송선로의 사진이며, 그림 9(c)와 9(d)는와 9(d)는해당 선로의 S-파라미터를 측정한 다음 ANSYS circuit tool로 상승 시간 t_r이 0.1ns인 1 V의 ideal한 스텝 전압을 인가했을 때 도출된 결과이다.

그림 9. | Fig. 9. 대칭/비대칭 마이크로스트립 라인 사진 및 크로스토크 실측 데이터 | Photograph and measured crosstalk data for symmetric/asymmetric microstrip line.

Download Original Figure

그림 9(a) 및 9(b)에서 볼 수 있듯, 실제 구조에서는 SMA 단자 및 그에 따른 전송선로 길이의 차이가 발생하였고, 이에 따라 국부적으로 전송선로 자체 특성의 변화 및 전파 지연(propagation delay)이 발생하였다. 대칭 전송선로에서는 NEXT 및 FEXT 실험 파형의 최대값의 크기가 각각 0.063 V, 0.098 V임을 보이고 있으며, 이것은 그림 2(b)에서 얻은 시뮬레이션 최대값 크기인 0.056 V, 0.113 V 값과 약간의 차이를 보이고 있다. 또한 비대칭 선로에서의 NEXT 및 FEXT 실험 파형의 최대값의 크기가 0.017 V, 0.038 V임을 보이고 있으며, 이는 그림 3(b)에서 얻은 시뮬레이션 최대값의 크기인 0.017 V, 0.042 V 값과 약간의 차이를 보인다. 이러한 차이는 엄밀한 의미에서 입력 데이터의 부정확성에 기인한 실험값과 시뮬레이션 값의 차이일 수 있으며, 이것을 제외한다면 대부분의 차이는 마이크로스트립 선로의 제작 공차에 기인한 차이라고 해석할 수 있다. 또한 그림 9(c), 그림 9(d)에서 볼 수 있듯이, 크로스토크의 발생 시작

이 약 0.25 ns 정도로 늦게 발생했으며, 이러한 차이점을 보정하고자 그림 9(c) 및 그림 9(d)에 보라색 수직 점선으로 크로스토크의 범위를 표시하였고, 이는 약 0.7 ns의 범위를 보였다. 이 때 수직 점선 범위 내의 실측치를 그림 10에서 다시 보라색 실선으로 표현하였고, 이를 크로스토크 발생 시점에 맞추어 보정하여 4-1에서 도출한 확률적 예측 범위 내에 각각 도시하였다. 이를 통해 시뮬레이션 결과와는 비록 어느 정도 차이가 있지만, 실측 데이터가 확률적 예측 범위 내에 포함되는 것을 확인할 수 있다. 즉, 확률적 예측 기법이 전송선로 크로스토크의 예측에도 적절히 유효하다고 판단 가능하다. 또한 본 논문에서 10 %의 제작 공차를 고려했음에도, 비대칭선로의 실제 제작 시 크로스토크 저감 성능의 저하가 크게 발생하지 않을 것이라는 것을 확률적으로 예측하였다.

그림 10. | Fig. 10. 실측 데이터와 비교한 마이크로스트립 라인 구조별 NEXT 및 FEXT 전압 | NEXT and FEXT voltage for each microstrip line structure compared to measured data.

Download Original Figure

Ⅴ. 결 론

본 논문에서는 확률적 예측 기법인 gPC 기법과 몬테카를로 시뮬레이션을 통하여 2선 대칭/비대칭 전송선로의 NEXT, FEXT 전압을 예측했고, 예측 결과와 실측치를 비교하는 과정을 보였다. 기존의 확률적 예측 방법인 몬테카를로 시뮬레이션과 비교했을 때 gPC는 몬테카를로 시뮬레이션과 같은 예측 기법보다 적은 샘플링을 거치면서도 그와 유사한 예측 성능을 보이지만, 두 기법 간 미세한 차이가 나타나는 것을 확인할 수 있었다. 이러한 차이 때문에, 보다 정확한 예측을 위해서 몬테카를로 시뮬레이션과 gPC를 병행하여 확률적 예측의 수행을 제안한다. 또한 크로스토크 전압이 각 구조에 따라 얼마나 변화하는지 확인할 수 있었으며, 대칭구조보다는 비대칭구조의 변화가, NEXT보다는 FEXT의 변화가 상대적으로 더 크다는 것을 확인할 수 있었다. 특히 비대칭 전송선로의 크로스토크 전압 변화가 상정한 시간 지점에서 대부분 크게 나타났지만, 그럼에도 불구하고 비대칭 전송선로의 크로스토크 최대값이 대칭선로 크로스토크의 최대값보다 상대적으로 매우 작은 것을 확인할 수 있었으며, 이는 곧 기하학적 비대칭성으로 인한 크로스토크 저감 성능이 10 %의 제작 공차로 예측한 범위에서 열화(degradation)이 크게 되지 않는다는 결론을 내릴 수 있었다.

추후 본 논문에서 활용한 gPC 및 몬테카를로 시뮬레이션을 통한 확률적 해석 기법을 이용하여 2선 이상의 다선 전송선로 (multi-conductor transmission line)의 크로스토크 예측과 같은 다른 전자기 해석 영역에도 폭넓게 적용할 수 있을 것으로 기대된다.

Acknowledgements

이 성과는 2020학년도 정부(과학기술정보통신부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임 (No.2020R1F1A1073462).

References

[1].

J. Lee, S. Han, H. S. Ryu, S. Y. Kim, J. Kang, and K. Park, et al., “Crosstalk cancellation of DDR3 memory channel for over 1,600 Mbps data rate,” in IEEE 20th International Zurich Symposium on Electromagnetic Compatibility, Zurich, Jan. 2009.

[2].

R. Enriquez, G. Ouyang, K. Xiao, T. T. Nguyen, B. Lee, and J. Guillen, et al., “Additional coupling for far end crosstalk cancellation in high speed interconnects,” in 2014 IEEE International Symposium on Electromagnetic Compatibility(EMC), Raleigh, NC, Aug. 2014.

[3].

J. F. Buvkwalter, A. Hajimiri, “Cancellation of crosstalk- induced jitter,” IEEE Journal of Solid-state Circuits, vol. 41, no. 3, pp. 621-632, Mar. 2006.

[4].

K. Kim, D. Kim, J. Han, J. Lee, and W. Nah, “Experimental investigation for enhancement of timing margin of single-ended parallel bus by optimizing phase response of signal modes,” in 2019 International Symposium on Electromagnetic Compatibility, Barcelona, 2019, pp. 492-497.

[5].

J. Lee, K. Kim, J. H. Han, and W. Nah, “Reduction of phase delay between signal modes in an asymmetrical single-ended parallel bus,” The Journal of Korean Institute of Electromagnetic Engineering and Science, vol. 31, no. 3, pp 235-244, 2020.

[6].

S. H. Hall, G. W. Hall, and J. A. McCall, High-Speed Digital System Design: A Handbook of Interconnect Theory and Design Practices, New York, NY, John Wiley & Sons, pp. 102-154, 2000.

[7].

D. M. Pozar, Microwave Engineering, 4^th ed. New Delhi, John Wiley & Sons, 2011.

[8].

J. D. John, S. G Roberts, “Stochastic Galerkin and collocation methods for quantifying uncertainty in differential equations: A review,” ANZIAM Journal, vol. 50, pp. 815-830, 2008.

[9].

P. L. Bonate, “A brief introduction to Monte Carlo simulation,” Clinical Pharmacokinetics, vol. 40, no. 1, pp. 15-22, 2001.

[10].

G. S. Fishman, Monte Carlo: Concepts, Algorithms, and Applications, New York, NY, Springer, 1996.

[11].

D. Xiu, “Fast numerical methods for stochastic computations: A review,” Communications in Computational Physics, vol. 5, no. 2-4, pp. 242-272, 2009.

[12].

P. Manfredi, S. Grivet-Talocia, “Improved stochastic macromodeling of electrical circuits via rational polynomial chaos expansions,” in 2019 Joint International Symposium on Electromagnetic Compatibility, Sapporo and Asia-Pacific International Symposium on Electromagnetic Compatibility(EMC Sapporo/APEMC), Sapporo, 2019, pp. 511-514.

[13].

M. R. Rufuie, E. Gad, M. Nakhla, and R. Achar, “Generalized hermite polynomial chaos for variability analysis of macromodels embedded in nonlinear circuits,” IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 4, no. 4, pp. 673-684, Apr. 2014.

[14].

A. C. M. Austin, C. D. Sarris, “Efficient analysis of geometrical uncertainty in the FDTD method using polynomial chaos with application to microwave circuits,” IEEE Transaction on Microwave Theory and Techniques, vol. 61, no. 12, pp. 4293-4301, Dec. 2013.

[15].

Z. Zhang, T. A. El-Moselhy, I. M. Elfadel, L. Daniel, “Stochastic testing method for transistor-level uncertainty quantification based on generalized polynomial chaos,” IEEE Transactions on Computer-Aided Design of Integrated Circuits Systems, vol. 32, no. 10, pp 1533-1545, Oct. 2013.

[16].

Ansys, “Ansys Q3D Extractor Scripting Guide,” 2019. Available: https://ansyshelp.ansys.com/account/secured?r eturnurl=/Views/Secured/Electronics/v192//Subsystems/HFSS/Subsystems/HFSS%20Scripting/HFSS%20Scripting.htm

Author Information

이 재 영 [성균관대학교/석사과정]

jkiees-31-11-933-i1

https://orcid.org/0000-0002-9703-6354
2018년 2월: 성균관대학교 전자전기컴퓨터공학과 (공학사)
2019년 3월～현재: 성균관대학교 전자전기컴퓨터공학과 석사과정
[주 관심분야] SI/PI, EMI/EMC

이 호 상 [성균관대학교/선임연구원]

jkiees-31-11-933-i2

https://orcid.org/0000-0002-1969-2401
2015년 2월: 동양미래대학교 정보통신공학과 (공학사)
2020년 8월: 성균관대학교 전자전기컴퓨터공학과 (공학박사)
2020년 8월~현재: SK하이닉스 미래기술연구원 선임연구원
[주 관심분야] 초고주파 회로 해석 및 설계, Signal/Power Integrity (SI/PI), Electromagnetic Interference /Compatibility (EMI/EMC), Electrostatic Discharge (ESD).

나 완 수 [성균관대학교/전임교수]

jkiees-31-11-933-i3

https://orcid.org/0000-0002-0315-3294
1984년 2월: 서울대학교 전기공학과 (공학사)
1986년 2월: 서울대학교 전기공학과 (공학석사)
1991년 2월: 서울대학교 전기공학과 (공학박사)
1991년~1993년: SSCL Guest Collaborator
1993년~1995년: 한국전기연구원 선임연구원
1995년～현재: 성균관대학교 전자전기컴퓨터공학과 교수
[주 관심분야] SI/PI, EMI/EMC