Ⅰ. 서 론
고출력 마이크로웨이브 전력증폭기는 각종 군수 및 민간용 레이다 및 통신 시스템의 핵심부품으로 사용된다. 특히 군수용 전자전 재머 시스템에서의 전력증폭기는 넓은 주파수 범위에서 큰 출력 전력을 낼 수 있어야 하므로 Si이나 GaAs보다 큰 항복전압, 높은 전자 이동 속도와 우수한 열전도도를 갖는 GaN high electron mobility transistor (HEMT) 소자를 이용한 전력증폭기가 많이 연구되어 왔다[1]～[7]. GaN 광대역 전력증폭기 MMIC의 경우, 소형화 측면에서는 유리하지만 출력 전력이 다소 작고, PCB 공정을 활용한 광대역 하이브리드 전력증폭기는 출력 전력을 높일 수 있지만 크기 측면에서 불리하다.
본 논문에서는 고출력 금속 패키지에 소형으로 실장이 가능한 2.5～6 GHz 전자전 재머 시스템용 20 W급 GaN HEMT 내부 정합 전력증폭기를 손실 정합을 활용해서 설계 및 제작하였다. 입출력 정합회로를 고유전율 기판과 알루미나 기판 2종을 사용하여 박막 공정으로 구현함으로써 출력전력 증대와 소형화를 동시에 달성하고자 하였다.
Ⅱ. GaN HEMT 소자 선정 및 분석
본 논문에서 사용된 Wolfspeed의 GaN HEMT bare die 칩(CGH60030D) 전력 소자는 6 GHz까지 동작이 가능하며, 트랜지스터의 드레인 패드를 기준으로 30 W의 출력전력을 낼 수 있다[8]. 전력 소자는 표 1의 설계 목표와 같이 2.5～6 GHz 대역에서 20 W 이상의 출력 전력을 낼 수 있어야 하므로 Keysight의 ADS 소스-풀 및 로드-풀 시뮬레이션 결과를 참고하여 결정하였다.
| Frequency [GHz] | 2.5~6 |
| Saturation output power [W] | ≥ 20 |
| Power gain [dB] | ≥ 7 |
| Power added efficiency [%] | ≥ 20 |
| Size [mm2] | ≤ 20×10 |
CGH60030D 트랜지스터의 경우, 2개의 트랜지스터 셀로 구성되어 게이트와 드레인에 각각 2개의 패드를 가지고 있다. 그러나 Wolfspeed에서 제공하는 대신호 모델의 경우, 입력과 출력에 각각 1개의 포트만을 가지고 있어 4개의 게이트와 드레인 패드 각각에서의 와이어본딩 효과를 고려하기 어렵다. 본 설계에서는 Wolfspeed에서 제공하는 GaN HEMT 파운드리 공정의 트랜지스터 단위 셀 모델과 3차원 전자기 시뮬레이션을 이용한 패드 및 본딩와이어 모델을 결합하여 새로운 트랜지스터 모델을 생성하였고, 이를 활용하여 각 트랜지스터 셀의 진폭과 위상 효과를 고려하였다[9].
VDS=28 V, Ids=250 mA의 바이어스 조건에서 트랜지스터는 7.9 GHz 이하 주파수에서 불안정한 특성을 보여 안정화된 상태에서 소스-풀 및 로드-풀 시뮬레이션을 수행하기 위해 그림 1과 같이 shunt 게이트 저항 RBIAS와 series 저항 RS를 사용하였다.
S-파라미터 시뮬레이션에 따르면 트랜지스터의 입력 임피던스는 2.5 GHz에서 ZS, 2.5G=1.39-j2.11 Ω, 6 GHz에서 ZS, 6G=0.89+j0.11 Ω로 예상되었다. 소스-풀과 로드-풀 시뮬레이션 중에 트랜지스터가 불안정할 수 있기 때문에 회로의 안정화를 위해 게이트에 직렬 저항을 삽입함으로써 트랜지스터의 안정도와 정합회로의 Q 값을 감소시켜 광대역 정합이 가능하도록 하였다. 직렬 저항의 경우 회로의 손실을 증가시키기 때문에 적절한 값으로 선택할 필요가 있으며, 본 논문에서는 2.4 Ω으로 선정하여 설계 주파수 대역에서 낮은 주파수의 이득을 감소시키고, 높은 주파수의 손실은 줄였다. 그림 1의 회로에 대해 수행된 로드-풀 시뮬레이션으로부터 도출된 2.5 GHz와 6 GHz에서의 최적의 부하 임피던스는 각각 ZL, 2.5G=7.67+j5.58 Ω와 ZL, 6G=5.42+j4.01 Ω 이다.
Ⅲ. 전력증폭기 설계
회로의 광대역 동작을 위해서는 스미스 차트 상에서 임피던스 궤적이 낮은 Q circle 내에서 입출력 임피던스 정합이 이루어져야 한다. CGH60030D 트랜지스터 모델의 경우, 설계 주파수내에서 낮은 입출력 임피던스를 가지기 때문에 제한된 정합회로의 크기 조건에서 낮은 Q circle 내에서의 정합을 달성하기 어려워 비유전율이 40과 9.8인 두 종류의 기판을 사용하여 광대역 입출력 정합 회로를 설계하였다. 비유전율이 40인 기판만으로 정합회로를 구성할 경우 정합회로의 크기를 줄일 수 있으나, 기판의 손실이 상대적으로 커서 2종의 기판을 혼합하여 설계 목표를 타협하였다.
그림 2(a)는 비유전율이 40과 9.8인 두 종류의 서로 다른 기판을 사용하여 설계된 입력과 출력 정합회로를 도시하고 있다. 그림 2(b)는 입력 정합회로의 임피던스 궤적을 보여주고 있으며, 정합회로의 크기 제한 조건으로 인해 상대적으로 큰 voltage standing wave ratio (VSWR)를 가지게 된다. 트랜지스터의 입력 임피던스는 출력 임피던스에 비해 낮은 임피던스를 가지므로 출력단보다 더 많은 다단(multi-stage) 정합을 수행해야 만족할만한 VSWR을 얻을 수 있으나, 확보되는 성능 대비 소형화의 이점이 커서 입력 VSWR 성능을 일부 희생하였다. 그림 2(c)는 λ/4 드레인 바이어스 선로 전과 후의 임피던스를 보였다. 출력 광대역 정합에는 고주파와 저주파의 리액턴스의 차이를 줄이는 것이 핵심이다. 드레인 바이어스 선로로 사용된 단락된 λ/4 전송선은 병렬 공진회로로 등가화할 수 있고, 이는 고주파에서 용량성 임피던스로, 저주파에서는 유도성 임피던스로 보이게 되어 설계 대역 내의 고주파와 저주파의 리액턴스의 차이를 줄여 광대역 출력 정합이 용이하도록 한다[10]. 그림 2(d)는 출력 정합회로의 임피던스 궤적을 보여주고 있으며, 최대 출력전력을 위해 아주 정확한 정합이 광대역 주파수 범위에서 달성될 수 있도록 하였다.
Ⅳ. 제작 및 측정 결과
입출력 정합회로는 알루미나 기판과 titanate 기판 위에 박막공정을 이용하여 제작되었다. GaN HEMT 전력소자는 열전도도가 우수한 19.8×6.6 mm2의 CuW 캐리어 위에 AnSn(80/20) 유테틱(eutectic) 공정을 사용하여 부착하였으며, 두 종류의 서로 다른 기판에 제작된 입출력 정합회로와 PCB 기판은 1 mil 웨지 본딩으로 연결하였다.
그림 3은 제작된 내부 정합 전력증폭기로 GaN HEMT와 2개의 알루미나 정합회로 기판, 그리고 2개의 titanate 정합회로 기판으로 구성되어 있다.
제작된 전력증폭기는 열 방출을 위해 heat sink의 온도를 상온으로 유지시킬 수 있는 펠티어 지그 위에 부착하였고, Vds=28 V, Ids=250 mA의 조건에서 측정되었다. 그림 4 는 제작된 전력증폭기의 S-파라미터 측정 결과(실선)를 시뮬레이션 결과(점선)와 비교하고 있다. 2.5～6 GHz에서 측정된 선형 이득은 11.2～12.5 dB이며, 시뮬레이션 결과와 비교할 때 최대 0.8 dB 정도 감소하는 특성을 보였다.
그림 5는 43 dBm(20 W)의 연속파 출력 조건에서 측정된 2.5～6 GHz에서의 전력부가효율(power-added efficiency, PAE)과 전력 이득을 보여주고 있다. 측정된 결과는 35.6～40.5 %의 전력부가효율과 7.2～8.8 dB의 전력 이득을 보여주었다.
표 2는 본 논문의 결과를 기존 발표된 광대역 전력증폭기 결과와 비교하고 있다. 비교적 작은 크기임에도 대역폭, 출력전력, 효율 측면에서 다른 연구결과와 대비하여 경쟁력을 갖추고 있음을 알 수 있다.
| Frequency [GHz] | POUT [dBm] | GP [dB] | Efficiency [%] | Technology | Vds [V] | Size [mm2] | Chip | |
|---|---|---|---|---|---|---|---|---|
| Ref. [3] | 0.85~5.4 | 43.5~45 | 8~9.5 | PAE : 43.5~45 | PCB | 30 | est. 71×52 | CGH40025F |
| Ref. [4] | 1.1~2.7 | 43~45 | 9~12 | PAE : 59~72 | PCB | 28 | 120×50 | CGH40025F |
| Ref. [5] | 1.5~6 | 40~43 | 5~9 | DE: 30~57 | PCB | 28 | - | CGH60030D |
| Ref. [6] | 0.4~4.1 | 40~42 | 10~15 | DE: 40~62 | PCB | 30 | 122×82 | CGH60015D |
| Ref. [7] | 1.7~3 | 43.8~44.4 | 9.8~10.7 | DE: 57.2~71.1 | PCB | 28 | est. 75×35 | CGH40025F |
| This work | 2.5~6 | 43 | 7.2~8.8 | DE: 43.1~50 | Thin film | 28 | 19.8×6.6 | CGH60030D |
| PAE: 35.6~40.5 |
DE: drain efficiency, PAE: power-added efficiency, est.: estimated
Ⅴ. 결 론
본 논문에서는 Wolfspeed의 CGH60030D GaN HEMT bare die 칩과 박막공정 입출력 정합회로를 이용하여 고출력 금속 패키지에 실장이 가능한 2.5～6 GHz 20 W급 내부 정합 전력증폭기를 설계 및 제작하였다. 광대역 손실 정합을 위한 입력 직렬저항을 이용하여 저주파 발진을 억제하고, 고주파 가용이득을 확보하였다. 제작된 전력증폭기는 43 dBm(20 W)의 연속파 출력전력 조건일 때 2.5～6 GHz에서 35.6～40.5%의 전력부가효율, 7.2～8.8 dB의 전력이득 특성을 보였다. 제작된 광대역 전력증폭기는 넓은 주파수 범위에서 큰 출력 전력을 요구하는 군수용 전자전 재머 시스템 및 다양한 응용 시스템에 활용될 수 있을 것으로 기대된다.
