검색

JKIEES, vol. 30, no. 10, pp.823-828, October, 2019
DOI. http://dx.doi.org/10.5515/KJKIEES.2019.30.10.823

Design of a 30-GHz Frequency Tripler to Suppress the Fundamental Spurious Tone 기본 주파수 불요파를 억제한 30 GHz 주파수 3체배기 설계

윤 규 원․김 준 성․김 병 성* Gyu-Won Yoon․Jun-Seong Kim․Byung-Sung Kim*
성균관대학교 정보통신대학(College of Information & Communication Engineering, Sungkyunkwan University)

design for a 30-GHz frequency multiplier using a Samsung 28-nm fully depleted silicon-on-insulator process is presented. The basic topology of the tripler is a single balanced mixer, which up-converts the fundamental LO signal and the second harmonic tone from a push-push doubler to achieve the third harmonic tone. The method suggested controls the phase of the down-converted signal and the fundamental tone from LO feedthrough to cancel each other. Additional fundamental spur suppression of 9.4 dB was achieved by applying 90° phase-shifted signals to the input of the push-push doubler, without additional fine tuning. The measurement shows that this tripler has a 3-dB bandwidth of 3.8 GHz, fundamental tone rejection of 29 dBc, and second harmonic rejection of 27 dBc. This amplifier consumes 21 mW of DC power from a 1 V supply voltage.

본 논문은 28 nm FD-SOI 공정을 이용한 30 GHz 주파수 3체배기를 제시한다. 3체배기의 기본 구조는 단일 평형주파수혼합기 방식으로 LO에 기본 주파수를 IF 입력에 푸시-푸시 2체배기를 이용한 2차 고조파를 주입하여 상향변환을 통해3차 고조파를 얻는 방식이다. 제안 구조는 기본 주파수 불요파를 억제하기 위해 하향 변환된 기본 주파수 성분과 LO 피드스루로 나타나는 기본 주파수간의 위상을 제어하여 상쇄시키는 구조이다. 이를 위해 푸시-푸시 체배기의 입력에 90 도 위상 천이된 차동신호를 입력하였으며, 이를 통해 추가적인 미세 조정 없이 9.4 dB의 불요파 억제를 달성하였다. 제작한 주파수 체배기는 3.8 GHz의 대역폭을 가지며, 29 dBc의 기본주파수 불요파 억제, 27 dBc의 2차 고조파 억제를 보였다. 공급 전원은 1 V이며, 이 때 21 mW의 DC 전력을 소모한다.

Keyword : Frequency Tripler, FD-SOI, Harmonic Rejection

Download :