검색

JKIEES, vol. 29, no. 11, pp.834-841, January, 2018
DOI. http://dx.doi.org/10.5515/KJKIEES.2018.29.11.834

0.18 μm CMOS Power Amplifier for Subgigahertz Short-Range Wireless Communications Sub-GHz 근거리 무선통신을 위한 0.18 μm CMOS 전력증폭기

임정택․최한웅․이은규*․최선규*․송재혁․김상효․이동주**․김완식**․ 김소수***․서미희***․정방철․김철영 Jeong-Taek Lim․Han-Woong Choi․Eun-Gyu Lee*․Sun-Kyu Choi*․Jae-Hyeok Song․Sang-Hyo Kim․ Dongju Lee**․Wansik Kim**․Sosu Kim***․Mihui Seo***․Bang-Chul Jung․Choul-Young Kim
충남대학교 전자공학과(Department of Electronic Engineering, Chungnam National University) *알에프피아(rfpia) **LIG넥스원(LIGNex1) ***국방과학연구소(Agency for Defense Development(ADD))

A power amplifier for subgigahertz short-range wireless communication using 0.18-μm CMOS technology is presented. It is designed as a differential structure to form easily a virtual ground node, to increase output power, and to design a cascode structure to prevent breakdown. The transistor gate width was determined to maximize the output power and power-added efficiency(PAE), and the balun was optimized through electromagnetic simulation to minimize the loss caused by the matching network. This power amplifier had a gain of more than 49.5 dB, a saturation power of 26.7 dBm, a peak PAE of 20.7 % in the frequency range of 860 to 960 MHz, and a chip size of 2.14 mm2.

본 논문은 0.18 μm CMOS 공정을 이용한 Sub-GHz 근거리 무선통신을 위한 전력증폭기 설계에 관한 내용이다. 가상접지 노드를 용이하게 형성하며, 출력전력을 키울 수 있는 차동구조로 설계하였으며, breakdown으로 인한 문제를 최소화하기 위하여 cascode 구조로 설계하였다. 또한 출력전력과 Power Added Efficiency(PAE)가 최대가 되도록 트랜지스터 게이트 폭을 결정하고, matching network으로 인한 손실이 최소화하기 위해 EM simulation을 통하여 balun을 최적화하였다. 제작된 전력증폭기는 크기가 2.14 mm2이며, 860~960 MHz의 주파수 범위에서 49.5 dB 이상의 이득과 26.7 dBm의 최대출력을 가지며, 최대효율은 20.7 %이다.

Keyword : Power Amplifier, Sub-GHz, CMOS, Short Range Wireless Communication, Cascode

Download :